-
公开(公告)号：CN117240947B
公开(公告)日：2024-02-02
申请号：CN202311518307.6
申请日：2023-11-15
Applicant: 无锡沐创集成电路设计有限公司
IPC: H04L69/22
Abstract: 本发明公开了一种报文处理方法、装置及介质，适用于通信技术领域。获取待处理报文的匹配下标信息，识别报文类型，通过硬件并行电路进行匹配提高匹配处理效率。根据报文类型与预设要求关系确定处理策略，相对于现有报文协议处理提取固定信息，通过预设要求实现重组数据包，若满足预设要求以及不满足预设要求均能找到对应的处理策略，处理策略为去除数据包不解析数据头策略、跳转指定偏移地址策略和去除数据包以及跳转指定策略，根据不同的策略可以丰富提取相应的信息，无需从固定地方进行提取，提高处理报文协议的灵活性；同时对于新的协议报文，基于不同的处理策略以提取得到目标报文，避免重新设计硬件电路，以此缩短提取周期，节省研发成本。
-
公开(公告)号：CN115632948A
公开(公告)日：2023-01-20
申请号：CN202211629282.2
申请日：2022-12-19
Applicant: 无锡沐创集成电路设计有限公司
IPC: H04L41/0894 , H04L41/147 , H04L41/142 , G06F9/48
Abstract: 本申请公开了一种应用于网卡的中断调控方法、装置、存储介质及电子设备。所述方法包括：统计当前时刻之前一个或多个时间窗口内接收到的数据包的第一个数，并根据所述第一个数通过预设评估模型估算当前时刻之后一个时间窗口内接收到的数据包的第二个数；根据数据包个数与中断策略之间的对应关系和所述第二个数确定当前中断策略；根据所述当前中断策略对所述网卡向Host主机发起中断请求的时机进行实时调控。可基于未来一段时间内的数据包个数，灵活确定并调整自适应中断模型的具体中断策略，解决了在网卡和Host主机通信的过程中Host主机频繁的进出中断，进而影响Host主机和整个系统的性能的问题。
-
公开(公告)号：CN116232690A
公开(公告)日：2023-06-06
申请号：CN202310037310.X
申请日：2023-01-10
Applicant: 无锡沐创集成电路设计有限公司
IPC: H04L9/40 , H04L69/163
Abstract: 本公开提供了一种DDOS攻击的抵抗方法、装置、智能网卡、介质及产品，可以应用于网络传输技术领域。该方法包括：接收客户端发送给该服务器的访问请求包，判断该访问请求包是否受到DDOS攻击，在该访问请求包受到DDOS攻击的情况下，对该访问请求包做出响应。一方面，通过智能网卡使用硬件实现回复，相比于防火墙服务器性能会更高，另一方面，将响应操作集成到智能网卡中，不再需要单独配置一台服务器充当防火墙机制，智能网卡直接回复访问请求包，不需要将访问请求包上传服务器，不占用服务器资源，有效抵抗DDOS攻击。
-
公开(公告)号：CN116055007A
公开(公告)日：2023-05-02
申请号：CN202310257097.3
申请日：2023-03-17
Applicant: 无锡沐创集成电路设计有限公司
Abstract: 本申请涉及计算机MAC芯片领域，公开了一种MAC直连交换芯片速率匹配装置及方法。所述装置包括：TQ模块，设置于MAC芯片内部，用于根据从主机端接收的数据流的报文获取数据流的TAG值，并根据TAG值确定目标限速单元并通过目标限速单元对与TAG值对应的数据流进行限速处理，以及将限速后的数据流发送至Switch芯片，使Switch芯片根据TAG值确定目标GE接口并通过目标GE接口发出限速后的数据流。硬件实现的TQ发送队列对MAC芯片中TXring队列个数没有要求，适用范围更广，而且在CPU核、TXring队列、GE接口间实现了解耦合，能够根据缓存模块中的缓存数据恢复数据传输过程中丢失的数据。
-
公开(公告)号：CN115118685A
公开(公告)日：2022-09-27
申请号：CN202211050560.9
申请日：2022-08-30
Applicant: 无锡沐创集成电路设计有限公司
Abstract: 本发明提供了一种数据包处理方法、装置、系统、电子设备和介质，可以应用于数据处理技术领域。对于第一装置，该方法包括：接收该待处理数据包，获取映射关系信息，该映射关系信息用于指示该待处理数据包与该内存块之间的映射关系，基于该映射关系信息，将该待处理数据包拷贝到第二装置的该内存块中。对于第二装置，该方法包括：接收该待处理数据包，获取映射关系信息，基于该映射关系信息，将该待处理数据包拷贝到对应内存块，将该内存块对应的内存地址发送给该第一装置。本发明解决了数据包处理过程中的延时问题，通过减少第一装置与第二装置之间交互实现降低延时的技术效果。
-
Patent Agency Ranking
公开(公告)号：CN116541135A
公开(公告)日：2023-08-04
申请号：CN202310819608.6
申请日：2023-07-06
Applicant: 无锡沐创集成电路设计有限公司
Abstract: 本发明提供一种加速RDMA设备热迁移的方法、装置、设备及介质，通过设计Bitmap表中的每个bit位对应RDMA设备的一个物理内存页面，且Bitmap表中的bit位在对应的物理内存页面被修改时进行置1操作，从而在迭代迁移过程中，可以根据Bitmap表中各bit位的值，及时发现和追踪出发生修改的物理内存页面，避免检索物理内存脏页，提高了热迁移效率。
-
公开(公告)号：CN116506366A
公开(公告)日：2023-07-28
申请号：CN202310789667.3
申请日：2023-06-30
Applicant: 无锡沐创集成电路设计有限公司
IPC: H04L47/125 , H04L47/52
Abstract: 本发明提供了一种报文传输方法、装置、设备、介质及产品，可以应用于通信技术领域。该方法由第一通信节点执行，该方法包括：确定所有RDMA底层队列组的标识信息，每组该RDMA底层队列组的标识信息均不同，发送该RDMA底层队列组中的报文给第二通信节点，该报文携带该RDMA底层队列组的标识信息。可有效控制网络拥塞。
-
公开(公告)号：CN116055007B
公开(公告)日：2023-06-13
申请号：CN202310257097.3
申请日：2023-03-17
Applicant: 无锡沐创集成电路设计有限公司
Abstract: 本申请涉及计算机MAC芯片领域，公开了一种MAC直连交换芯片速率匹配装置及方法。所述装置包括：TQ模块，设置于MAC芯片内部，用于根据从主机端接收的数据流的报文获取数据流的TAG值，并根据TAG值确定目标限速单元并通过目标限速单元对与TAG值对应的数据流进行限速处理，以及将限速后的数据流发送至Switch芯片，使Switch芯片根据TAG值确定目标GE接口并通过目标GE接口发出限速后的数据流。硬件实现的TQ发送队列对MAC芯片中TXring队列个数没有要求，适用范围更广，而且在CPU核、TXring队列、GE接口间实现了解耦合，能够根据缓存模块中的缓存数据恢复数据传输过程中丢失的数据。
-
公开(公告)号：CN114020461B
公开(公告)日：2022-10-11
申请号：CN202111293016.2
申请日：2021-11-03
Applicant: 无锡沐创集成电路设计有限公司
IPC: G06F9/50
Abstract: 本申请涉及网络通信技术领域，具体涉及一种内存分配方法、系统、存储介质及电子设备，包括：实时检测内存中是否存在空闲的内存块，获取第i条流量队列当前还需要申请的内存总量；当前已经分配给第i条流量队列的内存总量；第i条流量队列的服务优先级；第i条流量队列的等待时间；确定分配优先级最高的流量队列；将空闲的内存块分配给分配优先级最高的流量队列。本申请的内存分配方法将多队列的带宽分配问题转化为一个内存存储空间分配问题，简便易行，分配效率高，同时考虑了兼容多种优先级的进行内存分配，尽可能的减少某个流量队列被完全中断的情况发生。
-
公开(公告)号：CN114020461A
公开(公告)日：2022-02-08
申请号：CN202111293016.2
申请日：2021-11-03
Applicant: 无锡沐创集成电路设计有限公司
IPC: G06F9/50
Abstract: 本申请涉及网络通信技术领域，具体涉及一种内存分配方法、系统、存储介质及电子设备，包括：实时检测内存中是否存在空闲的内存块，获取第i条流量队列当前还需要申请的内存总量；当前已经分配给第i条流量队列的内存总量；第i条流量队列的服务优先级；第i条流量队列的等待时间；确定分配优先级最高的流量队列；将空闲的内存块分配给分配优先级最高的流量队列。本申请的内存分配方法将多队列的带宽分配问题转化为一个内存存储空间分配问题，简便易行，分配效率高，同时考虑了兼容多种优先级的进行内存分配，尽可能的减少某个流量队列被完全中断的情况发生。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.032 seconds)
