-
公开(公告)号：CN115694785A
公开(公告)日：2023-02-03
申请号：CN202211142689.2
申请日：2022-09-20
Applicant: 无锡沐创集成电路设计有限公司
Abstract: 本公开提供了一种加解密方法，应用于数据处理技术领域，该方法包括响应于接收到的明文的处理请求，拆分该明文，得到多个部分数据，该处理请求为加密请求或解密请求，构建多个加解密模块，该加解密模块用于加密或解密该部分数据，该加解密模块的数量与该部分数据的数量相同，将该多个部分数据一一对应发送给该多个加解密模块，以利用该多个加解密模块对该多个部分数据进行处理。本公开还提供了一种装置、设备、介质和产品。通过构建多个加解密模块，提升加解密过程的效率和安全性，且可适配更多种总线位宽，打破受限于64位的分组数据加解密的密码算法的局限。
-
公开(公告)号：CN114969849A
公开(公告)日：2022-08-30
申请号：CN202210597796.8
申请日：2022-05-30
Applicant: 无锡沐创集成电路设计有限公司
Abstract: 本发明公开了一种信息安全芯片，涉及加密技术领域，该信息安全芯片中，处理器向包含预处理单元和加解密单元的控制器发送携带包含目标加解密算核IP、目标功能、目标工作模式和附加参数在内的加解密配置参数的加解密请求数据包，预处理单元按照加解密配置参数对应的数据结构读取原始数据流，并按照加解密配置参数对应的数据流处理方法进行预处理，加解密单元根据加解密配置参数使能内置的众多加解密算核IP中的目标加解密算核IP并结合密钥执行目标功能完成数据处理，该芯片利用加解密算法、工作模式和数据流处理的三者协同工作，在保有硬件加密芯片速度快、安全性高的优点的基础上，克服解密方式单一和开发难度大的缺陷。
-
公开(公告)号：CN116090029B
公开(公告)日：2023-06-06
申请号：CN202310039692.X
申请日：2023-01-13
Applicant: 无锡沐创集成电路设计有限公司
Abstract: 本申请提供了一种加密电路，可用于芯片技术领域。该加密电路包括：寄存器模块，包括多个寄存器；计数器模块，被配置为基于时钟信号来生成第一计数信号和第二计数信号；状态机模块，被配置为连接计数器模块，状态机模块被配置为基于功能选择信号、第一计数信号和第二计数信号来生成状态信号；运算模块，包括多个运算单元，运算单元被配置为利用基于运算单元确定的运算逻辑来处理运算单元的输入数据，得到运算单元的输出数据；控制模块，被配置为在接收到启动信号的情况下，基于功能选择信号、第一计数信号、第二计数信号和状态信号来控制多个运算单元的输入端的输入数据和多个寄存器中的数据。
-
公开(公告)号：CN116090029A
公开(公告)日：2023-05-09
申请号：CN202310039692.X
申请日：2023-01-13
Applicant: 无锡沐创集成电路设计有限公司
Abstract: 本申请提供了一种加密电路，可用于芯片技术领域。该加密电路包括：寄存器模块，包括多个寄存器；计数器模块，被配置为基于时钟信号来生成第一计数信号和第二计数信号；状态机模块，被配置为连接计数器模块，状态机模块被配置为基于功能选择信号、第一计数信号和第二计数信号来生成状态信号；运算模块，包括多个运算单元，运算单元被配置为利用基于运算单元确定的运算逻辑来处理运算单元的输入数据，得到运算单元的输出数据；控制模块，被配置为在接收到启动信号的情况下，基于功能选择信号、第一计数信号、第二计数信号和状态信号来控制多个运算单元的输入端的输入数据和多个寄存器中的数据。
-
-
-
Search Results
4
records
(took 0.027 seconds)
