基于统计信号处理的时间序列预测模型选择方法

    公开(公告)号:CN104899451A

    公开(公告)日:2015-09-09

    申请号:CN201510320604.9

    申请日:2015-06-12

    Abstract: 基于统计信号处理的时间序列预测模型选择方法,涉及一种时间序列预测模型的选择方法,本发明为解决现有时间序列预测模型的选择效率低、准确度低,专业背景浅薄的工作人员无法快速、准确地选择时间序列预测模型的问题。本发明的具体过程为:获取输入时间序列特性,确定种类;根据种类与候选预测模型映射关系,将候选预测模型作为定性选择预测模型;获取适用性量化评价指标;分别获取整体误差指标、局部误差指标、无量纲准则性指标和实验性能指标中性能指标最优的两个;统计每个预测模型被选为最优的次数;选择次数最多的两个预测模型;进行预测能力差异检验,选择性能最优的模型作为最终的最优预测模型。本发明用于时间序列预测模型选择。

    VxWorks操作系统下CPCI总线数字量输入与开关量输出可配置驱动器及驱动方法

    公开(公告)号:CN103336747B

    公开(公告)日:2015-09-09

    申请号:CN201310282087.1

    申请日:2013-07-05

    Abstract: VxWorks操作系统下CPCI总线数字量输入与开关量输出可配置驱动器及驱动方法,涉及VxWorks操作系统下CPCI总线数字量输入与开关量输出驱动技术。它为了解决现有针对VxWorks操作系统下基于CPCI总线的数字量输入与开关量输出固定连接关系开发的驱动方法不具有可配置功能、灵活性差的问题。本发明所述的驱动方法为:将开关量输出和数字量输入信息写入配置表文件中,调用VxWorks操作系统的写操作和读操作驱动接口函数,该函数通过两次比对判断是否配置成功。具有数字量输入与开关量输对应关系可配置的优点。本发明适用于VxWorks操作系统下CPCI总线数字量输入与开关量输出驱动技术领域。

    基于Perl的EDIF网表级电路的自动可测性设计系统的自动可测性设计方法

    公开(公告)号:CN103294600B

    公开(公告)日:2015-08-19

    申请号:CN201310268649.7

    申请日:2013-06-28

    Abstract: 基于Perl的EDIF网表级电路的自动可测性设计系统的自动可测性设计方法,涉及一种EDIF网表级电路的自动可测性设计系统及自动可测性设计方法。它是为了适应对EDIF网表级电路的自动可测性设计的需求。电路源码解析模块用于对数字逻辑电路的EDIF网表级描述的分析;触发器修改模块用于用EDIF语言完对所有触发器的可测性修改;Verilog封装模块用于对EDIF网表描述电路的Verilog封装;扫描链连接模块用于对EDIF网表描述电路用Verilog语言完成电路的扫描链设计;可测性电路生成模块用于对电路的再次Verilog封装;测试验证模块用于生成测试文件并对可测性设计后的电路进行验证。本发明适用于EDIF网表级电路的自动可测性设计。

    基于不确定性数据流聚类的动态通信距离估计方法

    公开(公告)号:CN102857942B

    公开(公告)日:2015-06-24

    申请号:CN201210327181.X

    申请日:2012-09-06

    Abstract: 基于不确定性数据流聚类的动态通信距离估计方法,它涉及一种动态通信距离估计方法。该方法解决目前没有对节点移动情况下的通信距离估计进行研究的问题。所述方法包括以下步骤:步骤一、采样测量、统计计算和簇心表示;步骤二、速度估计,生成簇心集合;步骤三、生成聚类序列;步骤四、距离计算;步骤五、更新迭代。本发明用于无线传感器网络基于测距的定位方法中通信距离估计。

    功耗约束下基于硬核的三维SoC测试调度方法

    公开(公告)号:CN103389456B

    公开(公告)日:2015-06-17

    申请号:CN201310329419.7

    申请日:2013-07-31

    Abstract: 功耗约束下基于硬核的三维SoC测试调度方法,属于三维SoC测试调度技术领域。本发明解决了在三维SoC中同时包含粗粒度、细粒度IP核的情况下,无法对三维SoC的测试时间进行优化的问题。具体过程为:基于硬核的三维SoC包括粗粒度IP核和细粒度IP核,建立三维SoC测试调度的数学模型其中xij表示一个二进制变量,若IP核i和IP核j并行测试,则有xij=1,否则xij=0,tj为IP核j的测试时间,|M|表示一个SoC中的IP核总数,表示并行测试的各IP核测试时间的最大值,yi表示一个二进制变量,设IP核的标号j

    动态灰色相关向量机的锂离子电池剩余寿命预测方法

    公开(公告)号:CN103033761B

    公开(公告)日:2014-12-10

    申请号:CN201210547920.6

    申请日:2012-12-17

    Abstract: 动态灰色相关向量机的锂离子电池剩余寿命预测方法,本发明涉及动态灰色相关向量机的锂离子电池剩余寿命预测方法。本发明为了解决现有锂离子电池剩余寿命预测方法中存在的缺点:只能给出单点预测值和依赖经验模型来建立状态转移方程预测精度差的问题。本发明首先采用灰色模型对小样本数据进行趋势预测;然后采用相关向量机进行回归预测;最后针对多步预测问题,采用相关性分析动态地更行预测模型,即在组合模型的基础上,将短期预测结果不断地更新到训练数据序列中,进行相关性分析,根据相关性进行重新训练,进而提高多步迭代预测的精度。本发明适用于锂离子电池领域。

    一种基于水下声呐信号传输的异步精密静态距离估计系统及方法

    公开(公告)号:CN104181538A

    公开(公告)日:2014-12-03

    申请号:CN201410418626.4

    申请日:2014-08-22

    CPC classification number: G01S15/08 G01S15/02

    Abstract: 一种基于水下声呐信号传输的异步精密静态距离估计系统及方法,涉及高精度水下距离估计和定位技术。本发明是为了解决现有水下距离估计方法计时精度低、误差大的问题。本发明所述的一种基于水下声呐信号传输的异步精密静态距离估计系统及方法,采用基于时间戳的精密计时装置及方法,考虑并消除了节点处理数据包所用的时间产生的误差,达到了声呐信号传输时间精密计时的目的;同时,基于时间戳的精密计时装置及方法,采用介质访问层的时间戳技术,在高频率、高精度时钟信号的驱动下,捕捉测距时往返传输的声呐信号,获得准确度较高的传输计时,能够达到纳秒级的计时精度,为精密的距离估计奠定技术基础。本发明适用于水下的高精度测距和定位。

    一种基于LS-SVM的传感器检测数据异常片段检测方法

    公开(公告)号:CN104156473A

    公开(公告)日:2014-11-19

    申请号:CN201410422006.8

    申请日:2014-08-25

    CPC classification number: G05B23/0254

    Abstract: 一种基于LS-SVM的传感器检测数据异常片段检测方法,涉及航天器监测数据异常检测领域。本发明是为了解决现有的单个测试点的异常检测方式难以判断时间序列中出现的短期趋势或模式出现的变化或异常的问题。该方法包括:1、设置所需检测置信概率p,检测片段长度n,片段内异常点最小个数m,2、从t0时刻起对时间序列长度n内的数据进行点异常检测置信概率为p的LS-SVM点异常检测,获得时间序列长度n内的预测残差和数据的异常点的个数,3、根据残差和数据的异常点的个数确定异常点存在的位置。它可应用在航空航天飞行器监控领域。

    基于改进高斯过程回归模型的状态监测数据流异常检测方法

    公开(公告)号:CN103974311A

    公开(公告)日:2014-08-06

    申请号:CN201410216320.0

    申请日:2014-05-21

    Abstract: 基于改进高斯过程回归方法的状态监测数据流异常检测方法,本发明涉及状态监测数据流异常检测方法。本发明是要解决现有方法处理监测数据流的异常检测效果低的问题。一、确定历史数据滑动窗口尺寸;二、确定均值函数与协方差函数的类型;三、设定超参数初始值为[0-1]之间的随机数;四、提取与当前时刻t最近的q个数据;五、确定高斯过程回归模型;六、利用高斯过程回归模型的性质进行预测;七、计算t+1时刻的正常数据的PI;八、将监测数据与PI比较;九、判断是否将真实的监测数据标记为异常;十、计算对应于t+1时刻监测值的β(xt+1);十一、将真实值或者预测均值与t+1添加到DT;十二、创建新的DT。本发明应用于网络通信领域。

    基于FPGA的嵌入式双核系统的自主配置方法

    公开(公告)号:CN103744713A

    公开(公告)日:2014-04-23

    申请号:CN201410047913.9

    申请日:2014-02-11

    Abstract: 基于FPGA的嵌入式双核系统的自主配置方法,属于嵌入式系统领域。本发明是为了解决现有的基于FPGA的嵌入式双核系统不能自主完成配置文件的存储和加载的问题。PLBv46BRIDGE?IP核使FLASH存储器被两条PLB总线共用,在Xilinx?Platform?Studio中设计双核系统的硬件结构生成比特流文件,在Xilinx?Software?Development?Kit中将比特流文件烧写在FLASH存储器中,当系统上电或复位后,引导程序将FLASH存储器中的可执行文件搬移到外部存储器中执行直到发现结束标志位系统运行结束。它可用于航空航天、消费电子、通信、仪器仪表、军事装备、工业控制中。

Patent Agency Ranking