-
公开(公告)号：CN113314184B
公开(公告)日：2022-03-08
申请号：CN202110614615.3
申请日：2021-06-02
Applicant: 哈尔滨工业大学
IPC: G11C29/50
Abstract: 本发明提出了一种基于闪存存储信道噪声频谱特征的可靠性评估及失效预警方法，所述方法对被监测闪存进行连续读操作，读取原始误码率数据；将测试数据进行时域频域转换，获取闪存信道噪声频谱特征；判断闪存信道噪声频谱特征的功率谱密度是否超过阈值；本发明能够迅速获取当前存储信道的噪声数据，能够利用噪声频谱特征对闪存当前数据可靠性进行评估及失效预警；不仅可以在不影响闪存正常工作的前提下实现全时段的内部数据可靠性监测并及时做出失效预警，还可以利用噪声频率熵函数计算阈值电压重叠区域的存储比特可靠度，对闪存存储比特LLR表进行动态更新。
-
公开(公告)号：CN106788334B
公开(公告)日：2019-10-22
申请号：CN201611119093.5
申请日：2016-12-07
Applicant: 哈尔滨工业大学
IPC: H03H17/02
Abstract: 一种用于调制宽带转换器的非理想滤波器的补偿方法，涉及信号处理领域，具体涉及一种针对调制宽带转换器硬件系统的滤波器的补偿方法。为了解决实际的低通滤波器与理想低通滤波器之间的非理想差异使得信号的理想重构难以实现的问题，本发明首先结合理想滤波器采样频率得到理想滤波器情况下每个通道的采样点数，并根据非理想滤波器采样频率和采样时长得到实际情况下每个通道的采样点数；获得非理想滤波器在支持集的频点处的频响特性，并确定物理硬件系统采样数据需要补偿的频点位置，然后计算傅立叶补偿系数并进行非理想滤波器的傅立叶系数补偿，最后进行逆离散傅里叶变换得到补偿后的数据。本发明适用于调制宽带转换器硬件系统的滤波器的补偿。
-
公开(公告)号：CN110209613A
公开(公告)日：2019-09-06
申请号：CN201910487222.3
申请日：2019-06-05
Applicant: 哈尔滨工业大学
IPC: G06F13/16
Abstract: 一种NVMe SSD读取速度与光纤接口速度自适应匹配方法，涉及数据存储技术领域，为解决现有技术中NVMe SSD读取速度控制方法对FPGA内数据缓存资源占用较多的问题，包括以下步骤：首先FPGA接收从NVMe SSD返回的读取数据的数据包，然后将RxReady信号拉低五个时钟周期。本发明借助PCIe硬核上AXI-Stream数据接收接口的RxReady信号控制NVMe SSD读取数据时数据包的发送速度，使NVMe SSD数据读取速度与光纤数据接口速度相匹配，不需要将一个完整的读命令拆分成若干个子命令，并且为接收和解析数据包的过程留出了足够的时序余量，开发简单。而且本方法能够减少数据读取过程对缓存资源的需求，对于NVMe SSD的逻辑块大小为512Byte和4KByte时，分别节省50％和92％的Block Ram缓存资源使用量，可广泛应用于数据存储技术领域。
-
公开(公告)号：CN110109626A
公开(公告)日：2019-08-09
申请号：CN201910420004.8
申请日：2019-05-20
Applicant: 哈尔滨工业大学
IPC: G06F3/06
Abstract: 一种基于FPGA的NVMe SSD命令处理方法，它属于数据存储技术领域。本发明解决了随着NVMe SSD读写操作的命令增大或命令种类增多，流程控制状态机的复杂度增加的问题。本发明对NVMe SSD命令处理流程控制模块进行设计，将多种命令执行流程相结合，使用一个简单的流程控制状态机即可实现所有命令执行流程，便于开发和维护；而且在保证功能完整的同时，优化了流程控制状态机的状态数量及状态转移条件，减少了流程控制状态机中判断步骤的时间开销，提高了开发效率，与传统方法相比，采用本发明方法可以节省FPGA内部43％的触发器资源和65％的查找表资源。本发明可以应用于数据存储技术领域。
-
公开(公告)号：CN109814811A
公开(公告)日：2019-05-28
申请号：CN201910092433.7
申请日：2019-01-30
Applicant: 哈尔滨工业大学
IPC: G06F3/06
Abstract: 一种减小NVMe SSD响应延迟影响高速数据存储设备写入速度的方法，涉及存储技术领域，为了解决NVMe SSD的响应延迟会极大地影响存储设备的持续写入速度，甚至导致数据丢失的问题。本发明通过主控FPGA模块的Block RAM进行数据缓存，用来暂时储存固有响应延迟以及其他小于1ms的响应延迟期间接收的数据；数据存储模块采用至少2个NVMe SSD实现，通过主控FPGA模块的NVMe主机控制各个NVMe SSD轮流进行写操作，且当前NVMe SSD写入数据达到预设阈值后，向当前NVMe SSD发送关闭命令，触发映射表刷新命令。本发明不仅保证了设备的数据持续写入速度，还能防止数据丢失。
-
Patent Agency Ranking
公开(公告)号：CN105404495B
公开(公告)日：2017-11-17
申请号：CN201510689510.9
申请日：2015-10-21
Applicant: 哈尔滨工业大学
IPC: G06F7/58
Abstract: 用于调制宽带转换器的高速伪随机序列发生器及发生方法，属于伪随机序列产生领域。解决了现有调制宽带转换器系统结构简单与所需周期伪随机序列的跳变频率无法兼容的问题。它包括FPGA、N个并串转换模块、N个差分‑单端平衡变压器和高速时钟模块；FPGA，用于接收CLK的8分频信号，在CLK的8分频信号的触发下，生成N路不同的并行随机序列，同时发送时钟控制信号、N路不同的并行随机序列和N路相同的同步差分控制信号；每个差分‑单端平衡变压器，用于接收串行差分信号，将串行差分信号变换为单端串行信号，每一个单端串行信号为以时钟信号的跳变频率在{‑1，+1}间交替变化的周期伪随机序列。它主要用于产生伪随机序列。
-
公开(公告)号：CN103684472B
公开(公告)日：2017-02-01
申请号：CN201310738271.2
申请日：2013-12-29
Applicant: 哈尔滨工业大学
IPC: H03M7/30
Abstract: 一种基于压缩感知的1-Bit稀疏度自适应信号重构方法，涉及1-Bit稀疏度自适应信号重构方法。解决了现有1-Bit稀疏度自适应信号重构方法所需要的信号稀疏度在实际测量中获得困难，导致信号重构过程复杂的问题。该信号重构方法利用信号本身的稀疏特性，自适应的估计出信号的稀疏度，克服了现有的1-Bit信号重构方法对信号稀疏度的依赖问题，同时，在缺少信号稀疏度的前提下，使得在信号重构过程的复杂度降低了10%以上，但是重构效果没有影响，与需要已知的信号稀疏度的信号重构方法相比，具有更高的实用性。本发明适用于对1-Bit稀疏度自适应信号进行重构。
-
公开(公告)号：CN103684472A
公开(公告)日：2014-03-26
申请号：CN201310738271.2
申请日：2013-12-29
Applicant: 哈尔滨工业大学
IPC: H03M7/30
Abstract: 一种基于压缩感知的1-Bit稀疏度自适应信号重构方法，涉及1-Bit稀疏度自适应信号重构方法。解决了现有1-Bit稀疏度自适应信号重构方法所需要的信号稀疏度在实际测量中获得困难，导致信号重构过程复杂的问题。该信号重构方法利用信号本身的稀疏特性，自适应的估计出信号的稀疏度，克服了现有的1-Bit信号重构方法对信号稀疏度的依赖问题，同时，在缺少信号稀疏度的前提下，使得在信号重构过程的复杂度降低了10%以上，但是重构效果没有影响，与需要已知的信号稀疏度的信号重构方法相比，具有更高的实用性。本发明适用于对1-Bit稀疏度自适应信号进行重构。
-
公开(公告)号：CN101901203B
公开(公告)日：2013-05-01
申请号：CN200910310708.6
申请日：2009-11-30
Applicant: 哈尔滨工业大学
IPC: G06F13/40
Abstract: 多通道大容量并行数据采集装置，它涉及数据采集装置。它为解决传统多通道数据采集装置存在输入高带宽信号隔离会造成信号的失真；输入信号通道数的增加造成隔离成本和通道延时的增加，增加控制逻辑的复杂性的问题而提出。控制模块1第二至第四控制信号输出端分别与数字隔离模块的第一至第三控制信号输入端相连，数字隔离模块的第一至第三控制信号输出端通过控制总线分别与每个所述模数转换组件的第一至第三控制信号输入端相连，所述每个模数转换组件之间并联在控制总线上。本发明可以实现任意通道信号的并行采集；系统采样率可动态配置；对任意输入信号无影响；系统逻辑控制简单，可广泛适用于各种需要较高信号幅值精度和采样速度的场合。
-
公开(公告)号：CN101901203A
公开(公告)日：2010-12-01
申请号：CN200910310708.6
申请日：2009-11-30
Applicant: 哈尔滨工业大学
IPC: G06F13/40
Abstract: 多通道大容量并行数据采集装置，它涉及数据采集装置。它为解决传统多通道数据采集装置存在输入高带宽信号隔离会造成信号的失真；输入信号通道数的增加造成隔离成本和通道延时的增加，增加控制逻辑的复杂性的问题而提出。控制模块1第二至第四控制信号输出端分别与数字隔离模块的第一至第三控制信号输入端相连，数字隔离模块的第一至第三控制信号输出端通过控制总线分别与每个所述模数转换组件的第一至第三控制信号输入端相连，所述每个模数转换组件之间并联在控制总线上。本发明可以实现任意通道信号的并行采集；系统采样率可动态配置；对任意输入信号无影响；系统逻辑控制简单，可广泛适用于各种需要较高信号幅值精度和采样速度的场合。
-
-
-
-
-
-
-
-
-
Search Results
70
records
(took 0.034 seconds)
