一种表征小尺寸CMOS器件中界面态和氧化层陷阱局域分布的方法

    公开(公告)号:CN103869230A

    公开(公告)日:2014-06-18

    申请号:CN201410026053.0

    申请日:2014-01-20

    Applicant: 南京大学

    Abstract: 表征小尺寸CMOS器件中界面态和氧化层陷阱局域分布的方法,步骤:S1:在纳米级CMOS器件中,测量不同源漏电压VDS条件下的阈值电压VTH、线性区漏极电流ID,得到初始阈值电压VTH、漏极电流ID随VDS变化的分布;S2:使CMOS器件产生由退化引起的界面态及氧化层陷阱;S3:测量CMOS器件退化后线性区漏极电流ID随源漏电压VDS的分布ID(VDS)e,S4:基于短沟道CMOS器件中的DIBL效应,S5:并通过数值计算转换成CMOS器件中退化引起的界面态和氧化层陷阱沿沟道的局域分布N(Y)。

    一种电感应的可变浅结作为源漏区的浮栅型快闪存储器

    公开(公告)号:CN102496629B

    公开(公告)日:2014-01-29

    申请号:CN201110377486.7

    申请日:2011-11-24

    Applicant: 南京大学

    Abstract: 一种可变浅结作为源漏区的浮栅结构快闪存储器,在基底P型半导体材料上方的两侧设有重掺杂N型半导体区域分别构成源极、漏极,基底中央区域的正上方依次设有底部遂穿层、浮栅存储层和顶部阻挡层,顶部阻挡层上方设有控制栅极;其中,浮栅存储层采用分裂结构,位于沟道中央正上方的局部区域内;浮栅存储层和源、漏区之间P型基底的上方是厚的栅氧化层,其上方为控制栅极。沟道指基底中央区域的形状;P型基底与浮栅存储层之间的底部遂穿层在低场下防止浮栅存储层中存储的电荷向基底流失,在编程和擦除高场下使电荷通过底部遂穿层并到达浮栅存储层,解决非挥发性快闪存储器的栅长缩小时受到严重的短沟道效应问题。

    基于复合介质栅MOSFET光敏探测器的多功能曝光成像方法

    公开(公告)号:CN103165628A

    公开(公告)日:2013-06-19

    申请号:CN201110417263.9

    申请日:2011-12-14

    Applicant: 南京大学

    Abstract: 基于复合介质栅MOSFET光敏探测器的多功能曝光成像方法,曝光成像的步骤是:在衬底加一负偏压脉冲Vb,源极或漏极的一端加一正向电压脉冲Vp且另一端浮空、或源极漏极同时加一电压压脉冲Vp,源极和漏极加上了一个大于衬底偏压的偏压脉冲,同时控制栅要加零偏压或加正向偏压脉冲Vg,衬底和源漏区会产生耗尽层;Vg数值范围0~20v,Vb数值范围-20~0v,Vp数值范围0~10V;通过调节电压可以探测器收集光电子从而使器件可以曝光成像,具有低压操作,无暗电流干扰,成像准确,弱光探测,成像速度快等特点。

    紫外光雪崩管成像阵列像元、其应用方法及雪崩管成像阵列

    公开(公告)号:CN102184929B

    公开(公告)日:2013-04-24

    申请号:CN201110072753.X

    申请日:2011-03-24

    Applicant: 南京大学

    Inventor: 吴福伟 闫锋

    Abstract: 本发明涉及紫外光雪崩管成像阵列像元、其应用方法及由其组成的雪崩管成像阵列。所述紫外光雪崩管成像阵列像元由多个雪崩管探测器并联而成,所述雪崩管探测器由光电二极管、薄膜电阻、金属层顺序连接而成,每个雪崩管探测器中,光电二极管的n型半导体与接触电极连接,成像像元中各个雪崩管探测器的接触电极之间形成电连接作为一个电极,各个雪崩管探测器共用一块完整的金属层,金属层形成紫外光雪崩管成像阵列像元的另一个电极。所述所述雪崩管成像阵列,由多个所述的紫外光雪崩管成像阵列像元组成。本发明的有效效果为:克服了材料本身缺陷密度大而造成的良率过低的问题,该新型结构紫外光雪崩管成像阵列像元良率可以接近并达到100%。

    一种电感应的可变浅结作为源漏区的浮栅型快闪存储器

    公开(公告)号:CN102496629A

    公开(公告)日:2012-06-13

    申请号:CN201110377486.7

    申请日:2011-11-24

    Applicant: 南京大学

    Abstract: 一种可变浅结作为源漏区的浮栅结构快闪存储器,在基底P型半导体材料上方的两侧设有重掺杂N型半导体区域分别构成源极、漏极,基底中央区域的正上方依次设有底部遂穿层、浮栅存储层和顶部阻挡层,顶部阻挡层上方设有控制栅极;其中,浮栅存储层采用分裂结构,位于沟道中央正上方的局部区域内;浮栅存储层和源、漏区之间P型基底的上方是厚的栅氧化层,其上方为控制栅极。沟道指基底中央区域的形状;P型基底与浮栅存储层之间的底部遂穿层在低场下防止浮栅存储层中存储的电荷向基底流失,在编程和擦除高场下使电荷通过底部遂穿层并到达浮栅存储层,解决非挥发性快闪存储器的栅长缩小时受到严重的短沟道效应问题。

    一种局部俘获型快闪存储器实现多值/多位存储的操作方法

    公开(公告)号:CN102436849A

    公开(公告)日:2012-05-02

    申请号:CN201110393572.7

    申请日:2011-12-02

    Applicant: 南京大学

    Abstract: 局部俘获型快闪存储器的多值/多位存储单元操作方法,对4位比特多值/多位存储单元的编程和擦除:对于存储单元左右物理存储位存储相同比特情况,先将存储单元置于擦除状态,则存储单元左右存储位同时实现“11”状态存储;若存储单元左右存储位同时实现“10”状态存储,则将处于擦除状态的单元均匀地编程到低位阈值电压编程状态;若存储单元左右存储位同时实现“01”状态存储,即次高位阈值电压编程状态,则将处于擦除状态的单元均匀编程到次高位阈值电压编程状态;若存储单元左右存储位同时实现“00”状态存储,则将处于擦除状态的单元均匀编程到最高位阈值电压编程状态;以上三种编程状态存储单元进行擦除作时使用均匀擦除操作方式。

    一种非挥发性存储器低压快速窄注入编程方法

    公开(公告)号:CN102411991A

    公开(公告)日:2012-04-11

    申请号:CN201110428732.7

    申请日:2011-12-20

    Applicant: 南京大学

    Abstract: 非挥发性存储器低压快速窄注入编程方法,编程步骤分为两阶段,在第一段中,衬底、源极以及栅极都是接地,漏极Vd2接较小的负偏压-1~-2V,脉冲持续时间为T1(100ns~1μs);在第二阶段中,在栅极加上电压Vg3(4.2~5V),漏极加上电压Vd3(2.7~4.5V),源极接地,衬底接电压Vb3(0.5~1.5V),脉冲时间为T2

    一种精确的多值存储单元的编程方法

    公开(公告)号:CN102385930A

    公开(公告)日:2012-03-21

    申请号:CN201110260402.1

    申请日:2011-09-05

    Applicant: 南京大学

    Abstract: 精确的多值存储单元编程方法,步骤如下:首先将处于擦除状态的单元以较低的编程脉冲电压,通过连续的多个脉冲ISPP方法编程到阈值电压最低位的编程状态;验证编程后的阈值电压是否达到第一级编程验证电压VPV1,如果达到,则停止编程,记录第一级编程最后的编程脉冲电压V1max;以第一级编程状态最后的编程脉冲电压V1max为初始电压进行ISSP方式的编程;验证编程后的阈值电压是否达到第二级编程验证电压;VPV2如果达到,则停止编程,记录下第二级编程最后的编程电压V2max;否则继续进行第二级编程操作;继续相同操作,直到完成所有比特的存储。编程后能获得很窄的电子分布。

    紫外光雪崩管成像阵列像元、其应用方法及雪崩管成像阵列

    公开(公告)号:CN102184929A

    公开(公告)日:2011-09-14

    申请号:CN201110072753.X

    申请日:2011-03-24

    Applicant: 南京大学

    Inventor: 吴福伟 闫锋

    Abstract: 本发明涉及紫外光雪崩管成像阵列像元、其应用方法及由其组成的雪崩管成像阵列。所述紫外光雪崩管成像阵列像元由多个雪崩管探测器并联而成,所述雪崩管探测器由光电二极管、薄膜电阻、金属层顺序连接而成,每个雪崩管探测器中,光电二极管的n型半导体与接触电极连接,成像像元中各个雪崩管探测器的接触电极之间形成电连接作为一个电极,各个雪崩管探测器共用一块完整的金属层,金属层形成紫外光雪崩管成像阵列像元的另一个电极。所述所述雪崩管成像阵列,由多个所述的紫外光雪崩管成像阵列像元组成。本发明的有效效果为:克服了材料本身缺陷密度大而造成的良率过低的问题,该新型结构紫外光雪崩管成像阵列像元良率可以接近并达到100%。

Patent Agency Ranking