公开(公告)号：CN103869230B

公开(公告)日：2017-10-24

申请号：CN201410026053.0

申请日：2014-01-20

Applicant: 南京大学

Inventor： 纪小丽 ,  盛迎晓 ,  马丽娟 ,  廖轶民 ,  闫锋

IPC: G01R31/26

Abstract: 表征小尺寸CMOS器件中界面态和氧化层陷阱局域分布的方法，步骤：S1：在纳米级CMOS器件中，测量不同源漏电压VDS条件下的阈值电压VTH、线性区漏极电流ID，得到初始阈值电压VTH、漏极电流ID随VDS变化的分布；S2：使CMOS器件产生由退化引起的界面态及氧化层陷阱；S3：测量CMOS器件退化后线性区漏极电流ID随源漏电压VDS的分布ID(VDS)e，S4：基于短沟道CMOS器件中的DIBL效应，S5：并通过数值计算转换成CMOS器件中退化引起的界面态和氧化层陷阱沿沟道的局域分布N(Y)。

公开(公告)号：CN103869230A

公开(公告)日：2014-06-18

申请号：CN201410026053.0

申请日：2014-01-20

Applicant: 南京大学

Inventor： 纪小丽 ,  盛迎晓 ,  马丽娟 ,  廖轶民 ,  闫锋

IPC: G01R31/26

Abstract: 表征小尺寸CMOS器件中界面态和氧化层陷阱局域分布的方法，步骤：S1：在纳米级CMOS器件中，测量不同源漏电压VDS条件下的阈值电压VTH、线性区漏极电流ID，得到初始阈值电压VTH、漏极电流ID随VDS变化的分布；S2：使CMOS器件产生由退化引起的界面态及氧化层陷阱；S3：测量CMOS器件退化后线性区漏极电流ID随源漏电压VDS的分布ID(VDS)e，S4：基于短沟道CMOS器件中的DIBL效应，S5：并通过数值计算转换成CMOS器件中退化引起的界面态和氧化层陷阱沿沟道的局域分布N(Y)。