-
公开(公告)号：CN116206651A
公开(公告)日：2023-06-02
申请号：CN202310495657.9
申请日：2023-05-05
Applicant: 华中科技大学
IPC: G11C11/417 , G11C11/418 , G11C11/419 , G11C7/22 , G11C7/10 , G11C8/08
Abstract: 本发明提供了一种宽电压域SRAM读写时序控制电路及方法。控制电路包括：信号锁存模块，在时钟上升沿锁存地址信号、数据信号、使能信号和读写选择信号；时序控制模块根据锁存的使能信号和读写选择信号产生读写操作开启信号和读写标志信号；根据位线放电时间产生复位信号、读出使能信号和预充电使能信号；写驱动模块根据读写操作开启信号、地址信号和写标志信号，产生行选信号和写字线信号；读驱动模块根据读写操作开启信号、行选信号、地址信号和读标志信号产生读字线信号；复制列模块根据复制列的读字线信号进行读操作，并将位线信号输出给时序控制模块。实现了精确控制读操作和写操作的开启和结束时间。
-
公开(公告)号：CN116088668A
公开(公告)日：2023-05-09
申请号：CN202310361228.2
申请日：2023-04-07
Applicant: 华中科技大学
IPC: G06F1/3296 , H03K5/135 , H03K19/20 , G01R31/28 , G06F1/3206 , G06F11/07
Abstract: 本发明公开了一种超低功耗的时序错误预测芯片，属于芯片设计技术领域，包括：时序错误探测电路、时序错误预测电路、预错窗口调节电路、预错窗口生成电路、电源电压调节辅助计数电路、电源电压调节电路和根节点时钟使能单元；该芯片解决了传统时序错误检测与纠正技术中宽检错窗口与额外面积开销、更低工作电压与更高纠错时钟周期开销之间的关键矛盾；同时解决了传统时序错误预测方法中低压时钟网络延时的高不确定性导致的预测策略失效和芯片面积严重增加的问题。因此，该芯片对于超低工作电压、低面积开销、低纠错时钟周期开销和高错误检测能力的超低功耗芯片设计有着重要意义。
-
公开(公告)号：CN116052750A
公开(公告)日：2023-05-02
申请号：CN202310182421.X
申请日：2023-02-28
Applicant: 华中科技大学
Abstract: 本发明公开了一种面向长时间存储的闪存可靠性测试、预测方法。本发明提供的面向长时间存储的闪存可靠性测试方法，基于3D NAND闪存可靠性机制设计能够更好地模拟闪存芯片在长时间存储场景下的可靠性下降过程，考虑自修复效应与阈值电压抖动对测试结果的影响，由于闪存芯片在短时间内错误数的波动较大，因此将其静置预设时间，从而提高测试结果的精度，使测试结果更贴近芯片的实际可靠性。本发明提供的面向长时间存储的闪存可靠性预测方法，以相同制造工艺为基准，在制造工艺相同的多个不同型号芯片测试数据的基础上建立可靠性预测模型，模型具有更好的泛化能力，从而实现对相同制造工艺下的闪存芯片的可靠性预测。
-
公开(公告)号：CN115662483B
公开(公告)日：2023-03-10
申请号：CN202211673015.5
申请日：2022-12-26
Applicant: 华中科技大学
IPC: G11C11/418 , G11C11/419
Abstract: 本发明公开了一种SRAM存储单元阵列、读写方法、控制器及系统，属于集成电路设计领域，包括：阵列中的SRAM存储单元包含7个MOS管；每一行中，所有单元的两个写字线连接节点均连接至同一条写字线，且由同一个列选择信号控制的单元的读字线连接节点连接至同一个充电PMOS管；每一列单元的写位线连接节点、写位线非连接节点、读位线连接节点分别连接至一条写位线、一条写位线非和一条读位线；每一个充电PMOS的管源、漏极中，一极连接单元的读字线连接节点，另一极接VDD，栅极接读字线信号；每一条读位线接一个放电NMOS管，所有放电NMOS管的栅极连接相互连接，用于接放电信号。本发明能够减小SRAM存储单元阵列的面积，并优化阵列的读操作性能。
-
公开(公告)号：CN114003081A
公开(公告)日：2022-02-01
申请号：CN202111267589.8
申请日：2021-10-29
Applicant: 华中科技大学
IPC: G05F1/625
Abstract: 本发明属于数字LDO电路技术领域，具体涉及一种具有低电压纹波输出的数字LDO电路，包括：时钟比较器，双向移位寄存器，开关阵列，电压纹波降低电路及控制其开关的模式控制电路；双向移位寄存器的并行输出端连接电压纹波降低电路的输入端；电压纹波降低电路的输出端连接开关阵列；模式控制电路用于在接收到负载发送的电阻未发生变化的信号时控制电压纹波降低电路开启；开启的电压纹波降低电路用于保持开启时刻开关阵列中各个开关的开关状态，锁存并行输出端中各个输出端向开关阵列的输入电压。本发明使用附加电路停止数字LDO中开关阵列的变化，使其近似成为一个恒流源，这样当负载较为稳定时，可以完全消除电压纹波。
-
Patent Agency Ranking
公开(公告)号：CN112309480A
公开(公告)日：2021-02-02
申请号：CN202011085252.0
申请日：2020-10-12
Applicant: 华中科技大学
Abstract: 本发明公开了一种闪存储装置的失效预警装置及失效预警方法，属于闪存可靠性保障技术领域，包括：特征量获取模块和失效判断模块；特征量获取模块，用于测量目标单元的特征量并发送至失效判断模块；目标单元为闪存存储装置中需要进行质量度量的单元，特征量的变化能够体现闪存存储装置的可靠性变化，且特征量包括编程/擦除操作次数和错误率之外的至少一种参数；失效判断模块，用于判断特征量获取模块测量得到的特征量是否满足预设的失效预警条件，若满足，则判定闪存存储装置存在失效的可能并发出预警信息。本发明能够准确地对闪存存储装置进行失效预警，同时不会影响闪存存储装置的性能。
-
公开(公告)号：CN109634527A
公开(公告)日：2019-04-16
申请号：CN201811514746.9
申请日：2018-12-12
Applicant: 华中科技大学
IPC: G06F3/06
Abstract: 本发明公开了一种SSD内实现的闪存寿命预测方法，包括：(1)获取待测闪存芯片的特征量；(2)对特征量中的一种或几种进行运算操作，得到运算处理值，将特征量及运算处理值构成集合，取集合中的子集输入到预测模型中获得数据处理结果；(3)根据数据处理结果对预测模型进行训练，从而实现对所述预测模型的更新；(4)根据数据处理结果以及更新后的预测模型对闪存芯片的寿命进行预测，获得所述闪存芯片的寿命预测值。本发明通过实时采集每次SSD操作的数据作为预测和训练的输入，更加贴合实际SSD上的闪存使用情况，得出的预测结果更加准确。
-
公开(公告)号：CN105657760B
公开(公告)日：2019-03-05
申请号：CN201610115073.4
申请日：2016-03-01
Applicant: 华中科技大学
Abstract: 本发明公开了一种基于邻居图算法的WiFi无缝切换方法，包括建邻居图、通过两级决策选定目标AP、切换到目标AP；邻居图中的信息主要包括AP标志、AP位置、工作信道、BSSID、负载、最大流量、Qos等级。第一级决策大大减少了扫描所需的时间，第二级决策则用于选定目标AP；在选定AP后，采用预先保留资源的方式进行快速切换。由于本发明的扫描过程利用了邻居图中已有的信息，减少了扫描信道的数量和扫描每个信道的时间，大大加快了扫描的速度，同时由于减少了探测响应帧的数量，减少了扫描所需的带宽，对网络性能的提升有很大的帮助。另一方面，本发明的技术方案与现有的802.11r协议紧密结合，易于部署实现。
-
公开(公告)号：CN105958983B
公开(公告)日：2018-11-30
申请号：CN201610259339.2
申请日：2016-04-25
Applicant: 华中科技大学
Abstract: 本发明公开了一种适用于血氧饱和度检测的电压比较器，包括依次连接的预放大级模块A、正反馈判断模块B和输出缓冲级模块C；所述预放大级模块A用于将两个模拟输入信号进行预放大处理；所述正反馈判断模块B用于对经过预放大级模块A处理的信号进行比较判断后输出信号差；所述输出缓冲级模块C用于对所述信号差进行转换，并输出一个二进制信号。本发明采用全模拟电路，将采集并初步处理后的血氧信号与参考值比较，以实现自动增益控制，继而检测血氧饱和度。本发明在具有正确输出逻辑的前提下，还具有精度高、功耗低、占用面积小等特点。
-
公开(公告)号：CN108847267A
公开(公告)日：2018-11-20
申请号：CN201810501831.5
申请日：2018-05-23
Applicant: 武汉忆数存储技术有限公司 , 华中科技大学
IPC: G11C16/34
Abstract: 本发明涉及一种基于错误模式的闪存寿命测试方法，包括以下步骤：抽取样本闪存，将样本闪存芯片与闪存测试系统连接；向所述闪存中写入加速磨损的测试图形或激发错误的测试图形；读取样本闪存中的数据，记录原始错误比特率，将所述原始错误比特率与样本闪存的ECC纠错能力进行对比；当原始错误比特率小于ECC纠错能力时，则对样本闪存芯片重复进行读写操作，否则，证明样本闪存已坏，样本闪存的寿命为擦写操作执行次数。本发明结合氧化层退化以及现有闪存芯片工艺制造特点，采用特定的基于错误模式的高效闪存测试图形，加速闪存芯片磨损、激发闪存芯片内部单元固有的缺陷，从而实现快速的闪存检测。
-
-
-
-
-
-
-
-
-
Search Results
134
records
(took 0.024 seconds)
