-
公开(公告)号：CN115842555A
公开(公告)日：2023-03-24
申请号：CN202310155631.X
申请日：2023-02-23
Applicant: 北京大学
Abstract: 本发明公布了一种可用于处理生理信号的基于忆阻器的异步脉冲编码器。该编码器由具有电容分压器增益级的输入放大器、中间级电压放大器、包含核心忆阻器的输出级和反馈通路四个部分组成，利用忆阻器的正负对称的双阈值特性以及易失特性，再结合CMOS电路，将模拟信号转化为正负两个通道（UP/DOWN）的异步脉冲，编码好的脉冲还可以精确地重构出原始输入信号，可应用于生理信号等模拟信号的处理上。与现有技术相比，本发明无需复杂的ADC/DAC以及数字控制电路部分，大大节省了开销。
-
公开(公告)号：CN109388853B
公开(公告)日：2023-03-24
申请号：CN201811045864.X
申请日：2018-09-07
Applicant: 北京大学
IPC: G06F30/30
Abstract: 本发明公开了一种单双极混合高效忆阻逻辑电路及其控制方法。本发明通过构建混合忆阻逻辑单元，能够在同一单元实现多种布尔逻辑功能，且每一种布尔逻辑仅需一步逻辑操作即可完成；通过扩展混合忆阻逻辑单元进一步构建单极性器件包围双极性器件构成的混合忆阻逻辑阵列，从而实现更加复杂的逻辑功能，根据实际情况同时在多行或多列之间实现并行运算，操作更加灵活、高效；另外，只需一步初始化操作就可以在同一阵列当中实现多种不同逻辑功能的转换，具备很高的逻辑功能可重构性；只需要选取不同的顶电极材料分别构建单极性忆阻阵列和双极性忆阻阵列即可；本发明实现非易失逻辑具有较大的优势，因此可以作为实现高效可重构非易失逻辑的通用方法。
-
公开(公告)号：CN114665013A
公开(公告)日：2022-06-24
申请号：CN202210286847.5
申请日：2022-03-23
Applicant: 北京大学 , 北方集成电路技术创新中心(北京)有限公司
IPC: H01L45/00
Abstract: 本发明公开了一种具有环形侧壁的高一致性忆阻器及其制备方法。所述忆阻器包括衬底和位于衬底上的电极‑阻变层‑储氧层‑电极结构，其特征在于，所述储氧层带有环形侧壁，环形侧壁的材料相较于储氧层具有更高的电阻率。本发明通过常规CMOS工艺在功能层中形成环形侧壁，环形侧壁的存在能够在侧壁处阻断储氧层和周围氧化层之间的离子交换，从而提高储氧层氧空位浓度的一致性，进而改善器件的一致性。通过调整淀积的功能层材料厚度及合理控制环形侧壁的成分和宽度可以实现不同程度的改善效果，最终实现具有高一致性的忆阻器件。同时，本发明的器件具有低操作电压及制备工艺与传统CMOS工艺相兼容的优点，对于神经网络计算硬件的最终实现有着重要的意义。
-
公开(公告)号：CN113675334A
公开(公告)日：2021-11-19
申请号：CN202010407524.8
申请日：2020-05-14
Applicant: 北京大学
IPC: H01L45/00
Abstract: 本发明公开了一种基于可动导电纳米颗粒的忆阻网络及自组织演化运算应用。该忆阻网络包括衬底、多个导电电极、介质层和可动导电纳米颗粒，其中导电电极位于衬底之上，为忆阻网络的信号输入及输出端；介质层填充在导电电极之间，可动导电纳米颗粒分散在介质层表面和/或内部，在电场作用下可动导电纳米颗粒能够在介质层中发生迁移，能够高度映射自演化网络涌现行为，在求解传统计算机难以求解的一些经典复杂运算问题时具备天然的优势。本发明还提供了基于可动导电纳米颗粒的忆阻网络在求解经典优化问题方面的应用实例，包括最短路径问题、迷宫问题的求解，可以大大降低运算的时间复杂度和空间复杂度。
-
公开(公告)号：CN110362291B
公开(公告)日：2021-03-23
申请号：CN201810250070.0
申请日：2018-03-26
Applicant: 北京大学
IPC: G06F7/483
Abstract: 本发明公布了一种利用忆阻器进行非易失性复杂运算的方法及忆阻器，利用忆阻器实现复杂运算算术运算，包括：针对忆阻器设定逻辑状态的含义；设置忆阻器的器件结构；设置利用忆阻器进行布尔逻辑运算的两种方式，针对两种方式进行配置实现非易失性复杂运算；包括将忆阻器的电压值作为逻辑输入和将忆阻器器件状态作为逻辑输入进行布尔逻辑运算；可选择最优的实现方案，使得方案所需的器件数目和操作步骤最少。本发明利用了交叉阵列结构，适合大规模集成，而且高效实现复杂运算，有助于突破传统计算架构的速度和能耗瓶颈。
-
Patent Agency Ranking
公开(公告)号：CN111244270A
公开(公告)日：2020-06-05
申请号：CN202010056848.1
申请日：2020-01-16
Applicant: 北京大学
Abstract: 本发明公开了一种模拟生物神经元功能的电子器件及方法。所述神经元器件通过底电极、阻变层和顶电极形成MIM纳米堆垛结构，阻变层采用莫特相变型化合物，使该器件具有易失性电学特性。将外接电阻与该器件串联，电容与器件并联，形成神经元电路实现对LIF神经元功能的模拟。通过控制输入端施加的电学信号的电压幅值、频率以及电路中电阻、电容的参数，可以实现神经元有无动作电位产生、阈值驱动产生动作电位、输入强度调节频率响应等功能；同时，在多个输入作用下可以实现时空整合以及增益调制等功能。本发明的神经元器件具有高的集成度和可微缩性，可以实现多种生物神经元功能，对于未来最终实现大规模类脑计算硬件具有重要的意义。
-
公开(公告)号：CN109585650A
公开(公告)日：2019-04-05
申请号：CN201811469105.6
申请日：2018-12-03
Applicant: 北京大学
IPC: H01L45/00
Abstract: 本发明公开了一种类胶质细胞神经形态器件及其制备方法。该器件包括绝缘衬底和位于衬底上的底电极、阻变层、介质层和顶电极，其中，所述底电极位于绝缘衬底之上，介质层位于底电极之上，该介质层中经图形化刻蚀出孔结构，孔的底部暴露出底电极；阻变层覆盖在该孔底部和侧壁，以及包裹在该孔周围的介质层上；顶电极位于阻变层上；阻变层和介质层皆为半导体材料，但阻变层中的离子迁移率或离子浓度与介质层不同，且介质层的厚度大于阻变层。通过在顶、底电极上施加电压，改变介质层和阻变层中的电场强度分布，使介质层和阻变层发生离子的交互作用，从而影响阻变层中导电细丝的形成和熔断动力学，进而有效的模拟突触周围环境对突触可塑性的影响。
-
公开(公告)号：CN106098932A
公开(公告)日：2016-11-09
申请号：CN201610425841.6
申请日：2016-06-16
Applicant: 北京大学
IPC: H01L45/00
CPC classification number: H01L45/146 , H01L45/1616
Abstract: 本发明公开了一种线性缓变忆阻器及其制备方法，该忆阻器在电极和阻变材料的界面处插入了一层对离子扩散速率具有调制效应的扩散调制层，本发明使得忆阻器导电细丝的形成和熔断处的离子扩散速率可以通过插入的扩散调制层达到不同的调制效果，从而实现对忆阻器特性的优化，使器件展现出阻值连续线性变化且更趋近于生物突触的特性。同时，器件具有低功耗及制备工艺与传统CMOS工艺相兼容的优点，对于神经网络计算硬件的最终实现有着重要的意义。
-
公开(公告)号：CN119889393A
公开(公告)日：2025-04-25
申请号：CN202411964769.5
申请日：2024-12-30
Applicant: 北京大学
Abstract: 本发明提出了一种缓解非易失性忆阻器电导弛豫效应的编程方法，属于阻变存储器技术领域。本发明通过给忆阻器施加正反向亚阈值电导巩固脉冲使所写入的电导状态变得稳定，从而有效地抑制了电导随时间的弛豫效应，使所写入的信息更准确。同时，相比于已被报道的编程方法，大大降低了编程过程复杂度和时间成本，也不需要引入额外的硬件支持，对双向弛豫效应也能达到很好的抑制效果，有利于实现需要准确存储信息的应用场景，包括科学数值计算、高效类脑计算等，具有颇高的应用发展前景。
-
公开(公告)号：CN119250140A
公开(公告)日：2025-01-03
申请号：CN202411276054.0
申请日：2024-09-12
Applicant: 北京大学
IPC: G06N3/065 , G06N3/0464 , G06F17/16 , G06N5/04
Abstract: 本发明提供了一种基于忆阻器存内计算架构的卷积神经网络权重映射及像素级推理仿真的方法，对于任意卷积神经网络输入，使用映射方法将输入的卷积神经网络所有权重参数抽象成若干大小的矩形模型，并将其合理分割后，存入忆阻器阵列群中；使用仿真方法将神经网络推理流程划分为若干周期，并仿真出每个周期工作的忆阻器阵列序号及行列数、网络层的输出像素值、需要缓存及允许释放的像素规模，实现了像素级的网络全流水仿真。本发明适用于任意卷积神经网络，为片上缓存容量设计、忆阻器阵列间特征图流水设计等硬件实现提供重要依据，具有广阔的应用前景。
-
-
-
-
-
-
-
-
-
Search Results
86
records
(took 0.027 seconds)
