公开(公告)号：CN113614883B

公开(公告)日：2023-08-04

申请号：CN202080023863.4

申请日：2020-03-26

Applicant: 株式会社电装

Inventor： 浦上泰 ,  斋藤顺 ,  山下侑佑

IPC: H01L21/28 ,  H01L29/06 ,  H01L29/417 ,  H01L29/78 ,  H01L29/12 ,  H01L21/336

Abstract: 设单元部(1)中的在漂移层(12)与基体区域(13)的层叠方向上与保护膜(60)重叠的区域为第1单元部(1a)，设与第1单元部(1a)不同的区域为第2单元部(1b)，在第1单元部(1a)及第2单元部(1b)形成有栅极构造。并且，第1电极(20)中，设位于第1单元部(1a)的部位为第1部位(20a)，设位于第2单元部(1b)的部位为第2部位(20b)，设从半导体基板(10)的一面(100a)到第1电极(20)中的与一面(100a)相反侧的表面之间的长度为膜厚，第1部位(20a)具有膜厚比第2部位(20b)厚的部分。

公开(公告)号：CN115088080A

公开(公告)日：2022-09-20

申请号：CN201980102660.1

申请日：2019-12-03

Applicant: 株式会社电装

Inventor： 斋藤顺 ,  片冈惠太 ,  山下侑佑 ,  渡边行彦 ,  朽木克博 ,  阴泳信

IPC: H01L29/78 ,  H01L29/06

Abstract: 一种半导体装置，外周区域具有p型的多个表面耐压区域和配置在比上述多个表面耐压区域靠下侧的p型的多个深部耐压区域。将内周侧表面耐压区域与外周侧表面耐压区域之间的间隔的宽度设为Ws(m)，将上述内周侧表面耐压区域与上述外周侧表面耐压区域之间的表面间隔区域的n型杂质浓度设为Ns(m－3)，将位于上述表面耐压区域与上述深部耐压区域之间的深度范围内的漂移区域的n型杂质浓度设为Nv(m－3)，将上述内周侧表面耐压区域与特定深部耐压区域之间的间隔的宽度设为W v1(m)，将上述外周侧表面耐压区域与特定深部耐压区域之间的间隔的宽度设为Wv2(m)时，满足Nv(Wv1+Wv2)2＜Ns·Ws2的关系。

公开(公告)号：CN111489973B

公开(公告)日：2023-08-11

申请号：CN202010076372.8

申请日：2020-01-23

Applicant: 株式会社电装

Inventor： 梶爱子 ,  山之内义明 ,  斋藤顺

IPC: H01L21/336 ,  H01L21/331 ,  H01L21/66

Abstract: 一种半导体器件的制造方法包括：在第一导电类型层(5、40、50)上方形成第二导电类型层(6、41、51)；以及通过借助于等离子体蚀刻工艺蚀刻所述第二导电类型层以露出第一导电类型层而形成沟槽(11、43、53)。第二导电类型层的蚀刻包括：对等离子体的光发射执行光谱分析；基于发射强度的变化检测第一导电类型层和第二导电类型层之间的界面；以及在基于界面的检测结果确定终结点时，停止对第二导电类型层的蚀刻。

公开(公告)号：CN111344866B

公开(公告)日：2023-06-16

申请号：CN201880058819.X

申请日：2018-09-13

Applicant: 株式会社电装

Inventor： 登尾正人 ,  石子雅康 ,  斋藤顺

IPC: H01L29/06 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

Abstract: 第2导电型的保护环(21)形成在从形成于基板(1)之上的由第1导电型的半导体构成的第1导电型层(2、60)的表面离开了的位置。由此，由保护环(21)与第1导电型层(2、60)形成的PN结的边界部成为从层间绝缘膜(10)离开的状态。因此，即使在PN结部产生电场集中，也由于层间绝缘膜(10)不与PN结部接触，因此能够抑制对层间绝缘膜(10)施加的电场强度。

公开(公告)号：CN111489973A

公开(公告)日：2020-08-04

申请号：CN202010076372.8

申请日：2020-01-23

Applicant: 株式会社电装

Inventor： 梶爱子 ,  山之内义明 ,  斋藤顺

IPC: H01L21/336 ,  H01L21/331 ,  H01L21/66

Abstract: 一种半导体器件的制造方法包括：在第一导电类型层(5、40、50)上方形成第二导电类型层(6、41、51)；以及通过借助于等离子体蚀刻工艺蚀刻所述第二导电类型层以露出第一导电类型层而形成沟槽(11、43、53)。第二导电类型层的蚀刻包括：对等离子体的光发射执行光谱分析；基于发射强度的变化检测第一导电类型层和第二导电类型层之间的界面；以及在基于界面的检测结果确定终结点时，停止对第二导电类型层的蚀刻。

公开(公告)号：CN111344866A

公开(公告)日：2020-06-26

申请号：CN201880058819.X

申请日：2018-09-13

Applicant: 株式会社电装

Inventor： 登尾正人 ,  石子雅康 ,  斋藤顺

IPC: H01L29/06 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

Abstract: 第2导电型的保护环(21)形成在从形成于基板(1)之上的由第1导电型的半导体构成的第1导电型层(2、60)的表面离开了的位置。由此，由保护环(21)与第1导电型层(2、60)形成的PN结的边界部成为从层间绝缘膜(10)离开的状态。因此，即使在PN结部产生电场集中，也由于层间绝缘膜(10)不与PN结部接触，因此能够抑制对层间绝缘膜(10)施加的电场强度。