一种流水线时数转换器及其方法

    公开(公告)号:CN103067016B

    公开(公告)日:2015-12-02

    申请号:CN201210500807.2

    申请日:2012-11-29

    Abstract: 本发明涉及一种流水线时数转换器及其方法,该流水线时数转换器包括:级联的多个接收同一时钟信号的时数流水线单元;各级时数流水线单元接收时间信号或上一级的时间余量,根据时钟信号对时间信号或时间余量进行时数转换,输出时数转换后的数字信号,并且将时数转换的时间余量输入下一级时数流水线单元,其中,每一级时数流水线单元进行时数转换的时间为时钟信号周期的整数倍。本发明的流水线时数转换器通过每一级接收同一时钟信号,并且每一级的处理时间是该时钟信号周期的整数倍,实现了各级同步和确定的输出数据延时,便于系统集成。

    一种优化的memset标准库函数汇编代码生成方法

    公开(公告)号:CN102981886B

    公开(公告)日:2015-10-28

    申请号:CN201210563969.0

    申请日:2012-12-21

    Abstract: 本发明公开了一种优化的memset标准库函数汇编代码生成方法,包括:根据目标机器的硬件特性,确定待生成的优化的填充执行片段所具有的属性特征及规模;根据待生成的优化的填充执行片段的规模,构造集中跳转表;根据集中跳转表,对输入参数中的目标填充地址和填充规模进行分支判断,建立输入参数集到集中跳转表的映射关系;根据目标机器可用的数据传输指令集、待生成的优化的填充执行片段的属性特征,生成满足填充要求的填充模式集合;根据目标机器的硬件特性,对填充模式集合进行性能筛选,得到具有最优填充性能的填充模式,由此生成优化的填充执行片段。本发明实现了优化地数据填充,提高了memset标准库函数的数据填充性能,可移植性好。

    一种断点调试方法和断点调试装置

    公开(公告)号:CN102411534B

    公开(公告)日:2014-12-31

    申请号:CN201110209571.2

    申请日:2011-07-25

    Abstract: 本发明涉及一种断点调试方法和调试器。所述调试方法包括以下步骤:接收调试中的条件断点;解析所述条件断点,获得断点信息;将所述断点信息组织成决策图;分析所述决策图选择生成有序二叉决策图或展开为语义二叉树;将所述有序二叉决策图的节点展开形成语义二叉树;将所述语义二叉树的节点信息映射到相应的优化代码片段上;将所述代码片段注入到进程空间,进行断点信息判断。所述调试器包括如下功能单元:接收单元、解析单元、生成单元、展开单元、映射单元和注入单元。根据本发明的调试方法和调试器,可以大幅提升调试器的执行效率。

    一种基于模拟器的软硬件协同验证方法及系统

    公开(公告)号:CN102841837B

    公开(公告)日:2014-07-30

    申请号:CN201210214895.X

    申请日:2012-06-26

    Abstract: 本发明涉及一种基于模拟器的软硬件模型协同验证方法及其系统。该方法包括:硬件模型在指令流水线开始工作前调用软件模型,并将硬件模型仿真的时钟信息发送给软件模型;软件模型驱动内核模拟器进行初始化配置;当硬件模型在指令流水线执行到指令执行阶段时调用软件模型,并将硬件模型仿真的当前时间点发送给软件模型;软件模型驱动内核模拟器执行完指令,并根据硬件模型仿真的当前时间点、时钟信息计算指令在硬件模型中执行完成的时间点;当硬件模型写寄存器堆时,调用软件模型,并将指令执行完的数据信息发送给软件模型;软件模型驱动内核模拟器进行数据信息比较,如果数据信息比较不一致,则定位出错指令。本发明可高效定位出错指令。

    针对已调度汇编代码的控制流图重构方法

    公开(公告)号:CN103577242A

    公开(公告)日:2014-02-12

    申请号:CN201310565945.3

    申请日:2013-11-14

    Abstract: 本发明涉及一种针对已调度汇编代码的控制流图重构方法,包括:对源程序进行静态分析,根据全局延迟槽列表信息,获取源程序所有可能的执行路径,由此构建指令流图;其中,指令流图中的每个结点代表一条指令;遍历指令流图中的各个结点,根据各个结点的入度和出度信息,创建基本块,生成控制流图;基于控制流图,分析各基本块中的各个执行包,对执行包建立汇编级数据依赖图;根据源体系结构指令集信息,确定执行包中各条指令的时间戳信息;根据各条指令的时间戳信息,进行指令的跨块或跨包移动;根据汇编级数据依赖图,修改各条指令的时间戳信息;根据各条指令修改后的时间戳信息,重排序各条指令,由此复原源程序中每条指令的等价执行。

    一种基于代数系统的跨文件过程间优化方法

    公开(公告)号:CN103559069A

    公开(公告)日:2014-02-05

    申请号:CN201310579365.X

    申请日:2013-11-18

    Inventor: 朱浩 王东辉 洪缨

    Abstract: 本发明公开了一种基于代数系统的跨文件过程间优化方法,该方法包括以下步骤:针对目标机特征,选择出涉及栈操作、逻辑运算类指令,构建代数系统,并为这些指令与代数系统建立映射关系;从程序入口处开始遍历程序调用图PCG,判断存在边相连的节点是否分属不同的源文件,如果是,继续下一步操作,否则继续遍历PCG;从函数调用指令开始逆向沿着当前函数内的控制流图CFG开始遍历数据依赖图DDG,生成指令压栈操作的代数表达式,并进行表达式归约;分析后继节点函数的出栈操作,从中读出常量值,并依次传递,优化并计算,最终删除冗余指令片段。本发明有效地合并、释放了函数栈框架中可优化部分。除此之外,本发明在跨文件过程间优化、常量传播以及常量计算中也取得了较佳效果。

    一种微处理器子程序调用的处理方法及其装置

    公开(公告)号:CN102360283B

    公开(公告)日:2014-01-08

    申请号:CN201110300283.8

    申请日:2011-09-28

    Abstract: 本发明公开了一种微处理器子程序调用的处理方法及其装置,该方法包括以下步骤:获取子程序调用类指令,所述子程序调用类指令携带无符号立即数;从子程序调用类指令中提取无符号立即数;根据无符号立即数得到延迟槽内的指令总数;根据延迟槽内的指令总数得到子程序调用类指令的返回地址。该装置包括:获取单元,用于获取子程序调用类指令;提取单元,从子程序调用类指令中提取无符号立即数;计算单元,根据无符号立即数得到延迟槽内的指令总数,通过延迟槽内的指令总数计算出子程序调用类指令的返回地址。根据本发明的方法及其装置,大大的提高了处理器在处理子程序调用类指令时的性能。

    一种SRAM存储器
    68.
    发明授权

    公开(公告)号:CN102290097B

    公开(公告)日:2013-10-23

    申请号:CN201110152820.9

    申请日:2011-06-09

    Abstract: 本发明公开了一种SRAM存储器,包括由第一至第六P型MOS管(P1-P6)、第一至第四N型MOS管(N1-N4)构成的存储单元。所述第三P型MOS管(P3)和第四P型MOS管(P4)的栅极均与字线非信号相连,所述第三P型MOS管(P3)通过其源极和漏极连接于第一访问节点(A)和第一存储节点(Q)之间,所述第四P型MOS管(P4)通过其源极和漏极连接于第二访问节点(B)和第二存储节点(NQ)之间。所述第五P型MOS管(P5)的漏极与所述第一N型MOS管(N1)的漏极连接,所述第六P型MOS管(P6)的漏极与所述第二N型MOS管(N2)的漏极连接。本发明能够有效的降低静态的漏电电流从而降低整体的功耗,并且极大的增强了存储单元的稳定性。

    一种指令高速缓冲存储器装置及其控制方法

    公开(公告)号:CN102789428A

    公开(公告)日:2012-11-21

    申请号:CN201210242426.9

    申请日:2012-07-12

    Abstract: 本发明公开了一种指令高速缓冲存储器装置及其控制方法,该装置包括指令Cache控制器、与所述指令高速缓冲存储器控制器相连接的标志存储器和数据存储器,其中指令Cache控制器包括片选控制电路,该片选控制电路用于在执行循环体代码时,禁能所述标志存储器;当所述循环体代码执完毕后,使所述标志存储器正常工作。该控制方法包括:在循环体代码执行时,禁能标志存储器;当循环体代码执行完毕后,所述标志存储器正常工作。本发明在处理器内核执行循环体代码时,通过禁能标志存储器,减少了处理器内核对标志存储器的读操作和比较操作,从而降低了处理器的整体功耗。

Patent Agency Ranking