-
公开(公告)号：CN101640829B
公开(公告)日：2014-02-12
申请号：CN200810117373.1
申请日：2008-07-30
Applicant: 中国科学院声学研究所
Abstract: 本发明涉及一种用于MEMS麦克风的数字前置放大器，所述前置放大器包括：Sigma Delta调制器和MEMS极化电压生成模块；所述Sigma Delta调制器的第一级积分器采用连续时间积分器结构，第二级以后的各级积分器采用开关电容积分器结构；该连续时间积分器的输入端采用栅极差分输入电路；所述栅极差分输入电路的尾流源分别与连续时间积分器的积分电阻和反馈电流相连。该发明解决了新一代先进音频系统对输入端的要求，大大提升传统模拟信号传输路径上的抗干扰能力，提高模拟信号的传输质量，降低物理空间和设计成本。
-
公开(公告)号：CN101674089B
公开(公告)日：2013-01-09
申请号：CN200910236064.0
申请日：2009-10-19
Applicant: 中国科学院声学研究所
IPC: H03M5/14
Abstract: 本发明提供了一种高速8B/10B编码器和解码器及其对错误输入的处理方法，编码器包括：数据字符预编码模块、RD计算模块和数据字符预编码修正模块，该编码器采用流水线结构和并行处理方法；所述的数据字符预编码模块和数据字符预编码修正模块、RD计算模块分别进行预编码和后修正，所述的数据字符预编码模块在第一级流水中对输入数据进行预编码，并通过RD_turn计算模块计算当前输入码字是否会导致RD发生翻转；所述的RD计算模块在第二级流水线中计算经过当前码字后的RD值，并利用上一个时钟周期计算所得的RD值来对当前码字的预编码结果进行修正。本发明应用于高速串行接口中，均采用流水线结构和并行处理方法，从而简化了电路设计，缩短了关键路径，并提高了速度。
-
公开(公告)号：CN101662636A
公开(公告)日：2010-03-03
申请号：CN200910092493.5
申请日：2009-09-10
Applicant: 中国科学院声学研究所
CPC classification number: Y02D10/14 , Y02D10/151
Abstract: 本发明提供了一种安全高速差分串行接口，包括发送端和接收端两部分。其中，发送端包括打包模块、混沌算法加密模块、编码模块、并串转换模块和差分信号输出电路；接收端包括解包模块、混沌算法解密模块、解码模块、串并转换模块、数据和时钟恢复模块以及差分信号接收电路。本发明采用混沌算法对所传输的数据进行加密，有效保证了数据在传输过程中的安全性；本发明在传输过程中不需要传输额外的时钟信号，就使得芯片与芯片互联和系统级封装中的连接线减少，从而简化了连接；本发明采用差分串行结构，提高了抗干扰、抗噪声能力，有效降低了EMI电磁干扰，并具有低功耗的优点。
-
公开(公告)号：CN103067016B
公开(公告)日：2015-12-02
申请号：CN201210500807.2
申请日：2012-11-29
Applicant: 中国科学院声学研究所
Abstract: 本发明涉及一种流水线时数转换器及其方法，该流水线时数转换器包括：级联的多个接收同一时钟信号的时数流水线单元；各级时数流水线单元接收时间信号或上一级的时间余量，根据时钟信号对时间信号或时间余量进行时数转换，输出时数转换后的数字信号，并且将时数转换的时间余量输入下一级时数流水线单元，其中，每一级时数流水线单元进行时数转换的时间为时钟信号周期的整数倍。本发明的流水线时数转换器通过每一级接收同一时钟信号，并且每一级的处理时间是该时钟信号周期的整数倍，实现了各级同步和确定的输出数据延时，便于系统集成。
-
公开(公告)号：CN101662636B
公开(公告)日：2011-05-11
申请号：CN200910092493.5
申请日：2009-09-10
Applicant: 中国科学院声学研究所
CPC classification number: Y02D10/14 , Y02D10/151
Abstract: 本发明提供了一种安全高速差分串行接口，包括发送端和接收端两部分。其中，发送端包括打包模块、混沌算法加密模块、编码模块、并串转换模块和差分信号输出电路；接收端包括解包模块、混沌算法解密模块、解码模块、串并转换模块、数据和时钟恢复模块以及差分信号接收电路。本发明采用混沌算法对所传输的数据进行加密，有效保证了数据在传输过程中的安全性；本发明在传输过程中不需要传输额外的时钟信号，就使得芯片与芯片互联和系统级封装中的连接线减少，从而简化了连接；本发明采用差分串行结构，提高了抗干扰、抗噪声能力，有效降低了EMI电磁干扰，并具有低功耗的优点。
-
Patent Agency Ranking
公开(公告)号：CN101674089A
公开(公告)日：2010-03-17
申请号：CN200910236064.0
申请日：2009-10-19
Applicant: 中国科学院声学研究所
IPC: H03M5/14
Abstract: 本发明提供了一种高速8B/10B编码器和解码器及其对错误输入的处理方法，编码器包括：数据字符预编码模块、RD计算模块和数据字符预编码修正模块，该编码器采用流水线结构和并行处理方法；所述的数据字符预编码模块和数据字符预编码修正模块、RD计算模块分别进行预编码和后修正，所述的数据字符预编码模块在第一级流水中对输入数据进行预编码，并通过RD_turn模块计算当前输入码字是否会导致RD发生翻转；所述的RD计算模块在第二级流水线中计算经过当前码字后的RD值，并利用上一个时钟周期计算所得的RD值来对当前码字的预编码结果进行修正。本发明应用于高速串行接口中，均采用流水线结构和并行处理方法，从而简化了电路设计，缩短了关键路径，并提高了速度。
-
公开(公告)号：CN103067016A
公开(公告)日：2013-04-24
申请号：CN201210500807.2
申请日：2012-11-29
Applicant: 中国科学院声学研究所
Abstract: 本发明涉及一种流水线时数转换器及其方法，该流水线时数转换器包括：级联的多个接收同一时钟信号的时数流水线单元；各级时数流水线单元接收时间信号或上一级的时间余量，根据时钟信号对时间信号或时间余量进行时数转换，输出时数转换后的数字信号，并且将时数转换的时间余量输入下一级时数流水线单元，其中，每一级时数流水线单元进行时数转换的时间为时钟信号周期的整数倍。本发明的流水线时数转换器通过每一级接收同一时钟信号，并且每一级的处理时间是该时钟信号周期的整数倍，实现了各级同步和确定的输出数据延时，便于系统集成。
-
公开(公告)号：CN103501164B
公开(公告)日：2017-01-18
申请号：CN201310439934.0
申请日：2013-09-24
Applicant: 中国科学院声学研究所
Abstract: 本发明涉及一种时间放大器，包括：控制信号生成模块，用于根据时钟信号生成控制信号；时间-中间量转换模块，用于将输入时间转换为中间量，并且用于根据所述控制信号将所述中间量清零；参考值生成模块，用于生成参考值，并且用于根据所述控制信号将所述参考值清零；比较模块，用于将所述中间量和所述参考值进行比较，输出放大后的时间。本发明的时间放大器的输出的开始时间与输入无关，可以与时钟存在固定的相位关系，适合在同步电路中集成；并且其输入到输出的延时由电路结构决定，与输入时间的大小无关，具有可扩展性。
-
公开(公告)号：CN103501164A
公开(公告)日：2014-01-08
申请号：CN201310439934.0
申请日：2013-09-24
Applicant: 中国科学院声学研究所
Abstract: 本发明涉及一种时间放大器，包括：控制信号生成模块，用于根据时钟信号生成控制信号；时间-中间量转换模块，用于将输入时间转换为中间量，并且用于根据所述控制信号将所述中间量清零；参考值生成模块，用于生成参考值，并且用于根据所述控制信号将所述参考值清零；比较模块，用于将所述中间量和所述参考值进行比较，输出放大后的时间。本发明的时间放大器的输出的开始时间与输入无关，可以与时钟存在固定的相位关系，适合在同步电路中集成；并且其输入到输出的延时由电路结构决定，与输入时间的大小无关，具有可扩展性。
-
公开(公告)号：CN102332923B
公开(公告)日：2013-10-23
申请号：CN201110208577.8
申请日：2011-07-25
Applicant: 中国科学院声学研究所
IPC: H03M3/02
Abstract: 本发明涉及一种sigma-delta模数转换器中的调制器。该sigma-delta调制器包括PWM模块和TDC模块。该PWM模块用于生成单采样周期内的单调信号，并将该PWM模块接收到的模拟信号根据所述采样周期进行采样保持后得到的信号与所述单采样周期内的单调信号进行比较，得到比较结果。其中，该单调信号与所述采样保持后的信号具有相同相位或者具有相位偏差。该TDC模块用于将所述比较结果做时间-数字转换，从而得到数字信号。本发明的sigma-delta调制器量化精度更高，能够广泛应用于模数转换器中。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.02 seconds)
