喘鸣音检测装置和方法
    1.
    发明公开

    公开(公告)号:CN104605886A

    公开(公告)日:2015-05-13

    申请号:CN201510069805.6

    申请日:2015-02-10

    Inventor: 李佳芮 洪缨

    Abstract: 本发明涉及喘鸣音检测装置和方法,该方法包括:对肺音信号进行时频变换得到肺音的幅度谱或功率谱信号;对幅度谱或功率谱信号分频带与每个频带内的第一阈值比较,得到大信号;将大信号中每个时间窗的信号与其前一时间窗的信号进行互相关计算,得到相关系数,并将相关系数与第二阈值进行比较,得到一组处理后的相关系数;对一组处理后的相关系数中的非零数的持续时长进行检测,并将持续时长与第三阈值进行比较,得到一组最终相关系数;当一组最终相关系数中存在非零数时,判定非零数持续时间长度内对应的大信号为喘鸣音信号。由上可见,本发明实施例中,根据相关系数法来检测喘鸣音,该方法在保证喘鸣音检测准确度的同时有效降低计算量。

    一种断点调试方法和调试器

    公开(公告)号:CN102262587B

    公开(公告)日:2014-12-31

    申请号:CN201110207453.8

    申请日:2011-07-22

    Abstract: 本发明涉及一种断点调试方法和调试器。所述断点调试方法包括以下步骤:接收调试中的断点信息;将所述断点信息组合成断点函数并输出;加载动态链接库,所述动态链接库由所述断点函数进行编译生成。所述调试器包括:接收单元,用于接收调试中的断点信息;输出单元,用于将所述断点信息组合成断点函数并输出;加载单元,用于加载动态链接库。根据本发明的调试方法和调试器,可以大幅提升调试器的执行效率。

    一种存储单元及单端低摆幅位线写入电路

    公开(公告)号:CN102592662B

    公开(公告)日:2014-11-12

    申请号:CN201110004654.8

    申请日:2011-01-11

    Abstract: 本发明涉及一种存储结构及单端低摆幅位线写入电路,该电路包括:至少1个存储单元和包含第一反相器(I1)的驱动电路;所述第一反相器(I1)的输入端用于写入数据(D);其特征在于,所述驱动电路还包括:第一PMOS晶体管(P1)、第二PMOS晶体管(P2)、第一NMOS晶体管(N1)和第二NMOS晶体管(N2);该写入电路还包括反馈控制电路;所述存储单元包括:第三PMOS晶体管(P3)、第四PMOS晶体管(P4)、第三NMOS晶体管(N3)、第四NMOS晶体管(N4)、第五NMOS晶体管(N5)和第六NMOS晶体管(N6)。本发明无需额外的参考电压或者电源电压来辅助实现低摆幅幅技术;并通过改进的存储单元支持单端低摆幅写入。

    一种热点程序的统计方法

    公开(公告)号:CN103473168A

    公开(公告)日:2013-12-25

    申请号:CN201310415538.4

    申请日:2013-09-12

    Abstract: 本发明公开了一种热点程序的统计方法,该方法步骤包括:对源文件进行伪指令插桩,所述伪指令作为源文件中各函数的第一条指令,所述伪指令为第一伪指令,所述第一伪指令的操作数代表了各函数对应计数器在数据段中的偏移量,所述数据段用于记录各函数被访问次数和/或各函数被执行的时间;所述源文件经过编译后输出携带所述第一伪指令的目标文件,当执行所述第一伪指令时,根据所述第一伪指令中的操作数查找数据段中对应的全局计算器并加1,而在目标文件的返回指令中添加对各函数执行时间的记录;当目标文件运行完成时,根据数据段中存储的数据获取各函数被运行的次数。本发明实现简单、便于移植。

    一种具有正负增益范围的对数型数字增益控制装置

    公开(公告)号:CN102064830B

    公开(公告)日:2013-12-11

    申请号:CN201110033805.2

    申请日:2011-01-31

    Abstract: 本发明提供一种具有正负增益范围的对数型数字增益控制装置,包括数模转换单元和运算放大单元,所述数模转换单元包括第一电阻、第二电阻和切换开关,所述第二电阻阻值是第一电阻阻值的两倍,所述切换开关受控于第一组开关控制信号,其特征在于,所述该增益控制装置还包含:分段增益控制单元,该单元包括若干路电阻电路,所述若干电阻电路并联且并联于所述运算放大单元的反向输入端和输出端之间,所述若干路电阻电路的每一路均包括一个开关串联一个电阻,所述开关受控于第二组开关控制信号。所述电阻电路的路数由正向增益上限和分段增益的段调节量确定;所述每一路电阻的阻值由所述分段增益的段调节量和所述第一电阻阻值或第二电阻阻值确定。

    一种单端位线写入电路
    6.
    发明授权

    公开(公告)号:CN102394103B

    公开(公告)日:2013-09-18

    申请号:CN201110369552.6

    申请日:2011-11-18

    Abstract: 本发明公开了一种单端位线写入电路,包括驱动电路(310)和存储单元(311),其中驱动电路(310)包括触发器(300)、反相器(I)和反馈控制电路(302),该单端写入电路的位线通过驱动电路被驱动到数据相应的电平后,写入到相应的存储单元中。本发明能够有效的降低单端位线写入电路的功耗,同时降低了位线的摆幅。

    一种循环缓冲装置以及循环缓冲方法

    公开(公告)号:CN103218205A

    公开(公告)日:2013-07-24

    申请号:CN201310100176.X

    申请日:2013-03-26

    Abstract: 本发明实施例公开一种循环缓冲装置以及循环缓冲方法。本发明实施例记录已执行有效循环分支指令地址,并利用当前分支指令地址与已执行有效循环分支指令地址之间的关系实现了应用程序中循环的检测与装载。通过对取指通道的精确控制,本发明实施例能够过滤大部分不必要的指令高速缓冲存储器访问,有效降低了指令高速缓冲存储器的功耗。

    降低指令高速缓冲存储器功耗的方法及装置

    公开(公告)号:CN102902346A

    公开(公告)日:2013-01-30

    申请号:CN201210365854.0

    申请日:2012-09-27

    CPC classification number: Y02D10/14 Y02D10/151

    Abstract: 本发明涉及一种降低指令高速缓冲存储器功耗的方法及装置。记录分支指令执行的历史信息;根据所述分支指令执行的历史信息和分支指令当前信息生成第一片选信号;根据所述第一片选信号和指令高速缓冲存储器控制器输出的第二片选信号经过处理得到标志存储器的片选控制信号,通过所述标志存储器的片选控制信号控制是否对所述标志存储器进行访问。因此,本发明提供的方法和装置可以减少程序执行过程中对标志存储器的访问次数,从而降低指令高速缓冲存储器的整体功耗。

    一种用于电路板级测试的脚本调试方法、装置及其系统

    公开(公告)号:CN102799528A

    公开(公告)日:2012-11-28

    申请号:CN201210242397.6

    申请日:2012-07-12

    Abstract: 本发明涉及一种用于电路板级测试的脚本调试方法、装置及其系统。该方法包括以下步骤:识别语句中的脚本命令;获取该脚本命令的参数;查询参数定义表解析该参数,并计算该参数对应的数值;根据脚本命令的名称查询映射的底层函数,并将参数对应的数值传递给底层函数执行。该装置包括识别模块、获取模块、解析模块和函数执行模块。本发明可扩展性强,能更有效的支持电路板级测试的脚本调试操作,简化了用户的操作。

    上位机与下位机通信的方法、装置及系统

    公开(公告)号:CN102750249A

    公开(公告)日:2012-10-24

    申请号:CN201210216713.2

    申请日:2012-06-27

    Abstract: 本发明涉及一种上位机与下位机通信的方法、装置及系统。所述方法包括:上位机与下位机建立通信连接;所述上位机向缓存中写入消息包,将所述消息包中信息虚拟寄存器的值设置为通信执行信息;所述上位机读取所述下位机写入所述缓存中的消息包,判断所述消息包中反馈虚拟寄存器的值与所述信息虚拟寄存器的值是否相同,如果相同,则所述上位机根据所述通信执行信息与所述下位机通信。

Patent Agency Ranking