-
-
公开(公告)号:CN118765340A
公开(公告)日:2024-10-11
申请号:CN202280092520.2
申请日:2022-12-28
IPC: C30B29/36 , C30B25/18 , H01L21/304 , H01L21/66
Abstract: 本发明要解决的问题是提供一种能够抑制堆垛层错形成的新技术。此外,本发明要解决的问题是提供一种能够抑制在半导体基板上外延生长过程中形成的堆垛层错的新技术。本发明提供了一种抑制堆垛层错的形成的方法,该方法包括:去除半导体基板(10)的加工变质层(11)的加工变质层去除工艺(S10);以及对已去除加工变质层(11)的表面进行晶体生长的晶体生长工艺(S20)。
-
公开(公告)号:CN114207195B
公开(公告)日:2024-09-13
申请号:CN202080018847.6
申请日:2020-03-03
Abstract: 本发明要解决的问题是提供一种抑制了宏观台阶聚束的形成的SiC衬底的制造方法及其制造装置。本发明的特征在于包括:主体容器(20),能够收纳SiC衬底(10),并且通过加热在内部空间中产生包含Si元素的气相物种和包含C元素的气相物种的蒸气压;以及加热炉(30),收纳所述主体容器(20)并进行加热,使得在内部空间中产生包含Si元素的气相物种的蒸气压并形成温度梯度,其中,所述主体容器(20)具有:蚀刻空间(S1),在将所述SiC衬底(10)配置在所述温度梯度的高温侧的状态下,使配置在所述温度梯度的低温侧的所述主体容器(20)的一部分和所述SiC衬底(10)相对而形成;以及Si蒸气供给源(25),能够将Si蒸气供给到所述主体容器(20)内。
-
公开(公告)号:CN118077034A
公开(公告)日:2024-05-24
申请号:CN202280067421.9
申请日:2022-09-26
IPC: H01L21/205 , C30B29/36
Abstract: 本发明所要解决的问题是提供一种提高外延层中的掺杂剂的活化率的新技术。此外,本发明所要解决的问题是提供一种用于抑制外延层中的掺杂剂的活化率的变化的新技术。本发明是一种用于提高外延层(20)中的掺杂剂的活化率的方法,该方法包括在平衡蒸气压环境下在主体层(10)上生长具有掺杂剂的外延层(20)的生长步骤(S10)。
-
公开(公告)号:CN117940592A
公开(公告)日:2024-04-26
申请号:CN202280053830.3
申请日:2022-08-04
Applicant: 国立大学法人九州大学 , 泰星能源解决方案有限公司 , 丰田通商株式会社 , 丰田自动车株式会社
Abstract: 一种金属的回收装置,其包括:浸出部,使组合物中所包含的金属成分直接浸出于疏水性深共晶溶剂中;及回收部,从深共晶溶剂分离并回收金属成分,含金属元素组合物在25℃下为固体,并且不包含无机酸,金属成分为金属、金属化合物或金属离子,深共晶溶剂不包含无机酸。
-
公开(公告)号:CN114174567B
公开(公告)日:2023-12-15
申请号:CN202080018853.1
申请日:2020-03-03
Abstract: 本发明要解决的问题是提供一种制造基底衬底层较薄的SiC衬底并可抑制其变形或破损的SiC衬底的制造方法及其制造装置。本发明的特征在于包括:主体容器(20),能够收纳SiC基底衬底(10),并且通过加热在内部空间中产生包含Si元素的气相物种和包含C元素的气相物种的蒸气压;以及加热炉(30),收纳所述主体容器(20),并进行加热以使得在内部空间中产生包含Si元素的气相物种的蒸气压和形成温度梯度。其中,所述主体容器(20)具有在所述SiC基底衬底(10)的一面形成生长层(11)的生长空间(S1)和对所述SiC基底衬底(10)的另一面进行蚀刻的蚀刻空间(S2)。
-
-
公开(公告)号:CN114375351A
公开(公告)日:2022-04-19
申请号:CN202080055201.5
申请日:2020-08-05
Inventor: 金子忠昭
IPC: C30B29/36 , C30B33/02 , C30B25/20 , H01L21/205
Abstract: 本发明所要解决的技术问题是提供一种能够实现高品质的SiC衬底、SiC外延衬底、SiC晶锭的新颖技术。本发明是一种SiC衬底(11)的制造方法,其具有对SiC原衬底(10)进行热处理的热处理步骤(S1),热处理步骤(S1)包括下述(a)、(b)、(c)步骤中的两个以上的步骤:(a)去除SiC原衬底(10)的应变层(101)的应变层去除步骤(S11);(b)去除SiC原衬底(10)上的宏观台阶聚束(MSB)的聚束去除步骤(S12);(c)在SiC原衬底(10)上形成减少了基底面位错(BPD)的生长层(105)的基底面位错减少步骤(S13)。
-
公开(公告)号:CN114342045A
公开(公告)日:2022-04-12
申请号:CN202080055175.6
申请日:2020-08-05
Abstract: 本发明所要解决的技术问题是提供一种新颖的SiC衬底的制造方法。根据本发明的SiC衬底的制造方法的特征在于包括:蚀刻步骤(S10),蚀刻SiC原衬底(10);晶体生长步骤(S20),在SiC原衬底(10)上使SiC衬底层(13)生长来获得SiC衬底体(20);以及剥离步骤(S30),剥离SiC衬底体(20)的一部分来获得SiC衬底(30),蚀刻步骤(S10)和晶体生长步骤(S20)是将SiC原衬底(10)和SiC材料(40)对置并进行加热使得在SiC原衬底(10)和SiC材料(40)之间形成温度梯度的步骤。
-
公开(公告)号:CN114174570A
公开(公告)日:2022-03-11
申请号:CN202080024455.0
申请日:2020-03-25
Inventor: 金子忠昭
Abstract: 本发明提供一种在同一装置系统中进行半导体衬底的蚀刻和生长的方法及其装置。一种半导体衬底的制造方法包括:第一加热步骤,对收纳有半导体衬底和与所述半导体衬底相互输送原子的收发体的热处理空间进行加热,以在所述半导体衬底和所述收发体之间形成温度梯度;以及第二加热步骤,使所述温度梯度高低反转来进行加热。
-
-
-
-
-
-
-
-
-