-
公开(公告)号：CN203166959U
公开(公告)日：2013-08-28
申请号：CN201320074129.8
申请日：2013-02-08
Applicant: 珠海欧比特控制工程股份有限公司
Abstract: 本实用新型提供的一种机柜式1553B电缆网络测试系统，包括一机柜及安装在机柜上的工控机、显示器、人工输入模块、数据采集模块、主控板、对外接口板；数据采集模块的输出端、显示器、人工输入模块均连接工控机；对外接口板集成了多路1553B总线电缆插头；主控板包括处理模块、1553B总线控制器、1553B电缆网络匹配模块、通道切换模块、激励源，处理模块调配主控板上其他部件的工作，处理模块通过1553B总线控制器连接通道切换模块，激励源的输出端连接1553B总线控制器，数据采集模块的输入端连接通道切换模块，通道切换模块通过1553B电缆网络匹配模块连接1553B总线电缆插头。本实用新型能全面地实现对1553B电缆网络特性的测试。
-
公开(公告)号：CN203746837U
公开(公告)日：2014-07-30
申请号：CN201320682907.1
申请日：2013-10-30
Applicant: 珠海欧比特控制工程股份有限公司
IPC: H01L25/065 , H01L23/31 , H01L23/495
CPC classification number: H01L2924/0002 , H01L2924/00
Abstract: 本实用新型涉及一种容量为4G×16bit的立体封装NAND FLASH存储器，其特征在于，包括八个1G×8bit的NAND FLASH芯片，从下至上进行堆叠的一个引线框架层和八个芯片层，引线框架层上设有用于对外连接的引脚，八个NAND FLASH芯片分别一一对应地设于八个芯片层上；所述堆叠的一个引线框架层和八个芯片层经灌封、切割后在周边上露出电气连接引脚，并在外表面设有镀金连接线；镀金连接线将所述一个引线框架层和八个芯片层上露出的电气连接引脚进行相应连接，引线框架层的引脚作为对外接入信号与对外输出信号的物理连接物。本实用新型能相对降低占用印刷电路板的平面空间。
-
公开(公告)号：CN203644767U
公开(公告)日：2014-06-11
申请号：CN201320682906.7
申请日：2013-10-30
Applicant: 珠海欧比特控制工程股份有限公司
IPC: H01L25/065 , H01L23/495
CPC classification number: H01L2924/0002 , H01L2924/00
Abstract: 本实用新型涉及一种容量为16G×8bit的立体封装NAND？FLASH存储器，其特征在于，包括四个4G×8bit的NAND？FLASH芯片，从下至上进行堆叠的一个引线框架层和四个芯片层，引线框架层上设有用于对外连接的引脚，四个NAND？FLASH芯片分别一一对应地设于四个芯片层上；所述堆叠的一个引线框架层和四个芯片层经灌封、切割后在周边上露出电气连接引脚，并在外表面设有镀金连接线；镀金连接线将所述一个引线框架层和四个芯片层上露出的电气连接引脚进行相应连接，引线框架层的引脚作为对外接入信号与对外输出信号的物理连接物。本实用新型能相对降低占用印刷电路板的平面空间。
-
公开(公告)号：CN203644764U
公开(公告)日：2014-06-11
申请号：CN201320682855.8
申请日：2013-10-30
Applicant: 珠海欧比特控制工程股份有限公司
IPC: H01L25/065 , H01L23/495 , H01L23/31
CPC classification number: H01L2924/0002 , H01L2924/00
Abstract: 本实用新型涉及一种容量为512K×8bit的立体封装EEPROM存储器，其特征在于，包括四个128K×8bit的EEPROM芯片，还包括从下至上进行堆叠的一个引线框架层和四个芯片层，引线框架层上设有用于对外连接的引脚，四个EEPROM芯片分别一一对应地设置在四个芯片层上；所述堆叠的一个引线框架层和四个芯片层经灌封、切割后在周边上露出电气连接引脚，并在外表面设有镀金连接线；镀金连接线将所述一个引线框架层和四个芯片层上露出的电气连接引脚进行相应连接，引线框架层的引脚作为对外接入信号与对外输出信号的物理连接物。本实用新型能相对降低占用印刷电路板的平面空间。
-
公开(公告)号：CN203608196U
公开(公告)日：2014-05-21
申请号：CN201320434801.X
申请日：2013-07-19
Applicant: 珠海欧比特控制工程股份有限公司
Abstract: 本实用新型公开一种4M传输速率的1553B总线电缆测试系统，包括系统控制器、测试控制器、数据采集模块及电源模块，系统控制器控制测试控制器及数据采集模块执行动作，并对响应信号数据进行算法分析以得出测试结果，测试控制器产生测试所需的标准4M速率1553B激励信号，并输入到被测1553B总线电缆，数据采集模块采集被测1553B总线电缆的响应信号数据，并上传给系统控制器，电源模块为各模块供电。本实用新型的4M传输速率的1553B总线电缆测试系统可完成对4M传输速率的1553B总线电缆飞行件、定型件、工程件以及原理验证件等的测试验证。
-
Patent Agency Ranking
公开(公告)号：CN203423178U
公开(公告)日：2014-02-05
申请号：CN201320465313.5
申请日：2013-07-31
Applicant: 珠海欧比特控制工程股份有限公司
IPC: H01L25/065 , H01L23/31 , H01L23/495
CPC classification number: H01L2924/0002 , H01L2924/00
Abstract: 本实用新型涉及一种容量为256M×8bit的立体封装SDRAM存储器，包括四个容量为128M×4bit的SDRAM芯片：第一SDRAM芯片、第二SDRAM芯片、第三SDRAM芯片和第四SDRAM芯片；还包括从下至上进行堆叠的一个引线框架层和四个芯片层，引线框架层上设有用于对外连接的引脚，四个SDRAM芯片分别一一对应地设置四个芯片层上；所述堆叠的一个引线框架层和四个芯片层经灌封、切割后在周边上露出电气连接引脚，并在外表面设有镀金连接线；镀金连接线将所述一个引线框架层和四个芯片层上露出的电气连接引脚进行相应连接，引线框架层的引脚作为对外接入信号与对外输出信号的物理连接物。本实用新型能相对降低占用印刷电路板的平面空间。
-
公开(公告)号：CN203423176U
公开(公告)日：2014-02-05
申请号：CN201320387583.9
申请日：2013-06-30
Applicant: 珠海欧比特控制工程股份有限公司
IPC: H01L25/065 , H01L23/31 , H01L23/495
Abstract: 本实用新型涉及一种容量为64M×32bit的立体封装DDR1存储器，包括两个容量为64M×16bit的DDR1芯片，其特征在于，还包括从下至上进行堆叠的一个引线框架层和两个芯片层，引线框架层上设有用于对外连接的引脚，两个DDR1芯片分别一一对应地设置在两个芯片层上；所述堆叠的一个引线框架层和两个芯片层经灌封、切割后在周边上露出电气连接引脚，并在外表面设有镀金连接线；镀金连接线将所述一个引线框架层和两个芯片层上露出的电气连接引脚进行对应连接，引线框架层的引脚作为对外接入信号与对外输出信号的物理连接物。本实用新型能相对降低占用印刷电路板的平面空间。
-
公开(公告)号：CN203423174U
公开(公告)日：2014-02-05
申请号：CN201320387574.X
申请日：2013-06-30
Applicant: 珠海欧比特控制工程股份有限公司
IPC: H01L25/065 , H01L27/11 , H01L23/49 , H01L23/495
Abstract: 本实用新型涉及一种容量为512K×32bit的立体封装SRAM存储器，包括四个容量为256K×16bit的SRAM芯片：第一SRAM芯片、第二SRAM芯片、第三SRAM芯片、第四SRAM芯片；还包括从下至上进行堆叠的一个引线框架层和四个芯片层，引线框架层上设有用于对外连接的引脚，每个芯片层上置放一个所述SRAM芯片；所述堆叠的一个引线框架层和四个芯片层经灌封、切割后在周边上露出电气连接引脚，并在外表面设有镀金连接线；镀金连接线将所述一个引线框架层和四个芯片层上露出的电气连接引脚进行相应连接，引线框架层的引脚作为立体封装SRAM存储器的对外接入信号与对外输出信号的物理连接物。本实用新型能相对降低占用印刷电路板的平面空间。
-
公开(公告)号：CN203423172U
公开(公告)日：2014-02-05
申请号：CN201320385622.1
申请日：2013-06-30
Applicant: 珠海欧比特控制工程股份有限公司
IPC: H01L25/065 , H01L23/31 , H01L23/495
Abstract: 本实用新型涉及一种容量为1M×16bit的立体封装SRAM存储器，包括四个容量为256K×16bit的SRAM芯片，还包括从下至上进行堆叠的一个引线框架层和四个芯片层，引线框架层上设有用于对外连接的引脚，四个SRAM芯片分别一一对应地设置在四个芯片层上；所述堆叠的一个引线框架层和四个芯片层经灌封、切割后在周边上露出电气连接引脚，并在外表面设有镀金连接线；镀金连接线将所述一个引线框架层和四个芯片层上露出的电气连接引脚进行相应连接，引线框架层的引脚作为对外接入信号与对外输出信号的物理连接物。本实用新型能相对降低占用印刷电路板的平面空间。
-
公开(公告)号：CN203406281U
公开(公告)日：2014-01-22
申请号：CN201320385610.9
申请日：2013-06-30
Applicant: 珠海欧比特控制工程股份有限公司
IPC: H01L25/065 , H01L23/31 , H01L23/495
Abstract: 本实用新型涉及一种容量为512K×40bit的立体封装MRAM存储器，包括五个容量为512K×8bit的MRAM芯片，其特征在于，还包括从下至上进行堆叠的一个引线框架层和五个芯片层，引线框架层上设有用于对外连接的引脚，每个芯片层上置放一个所述MRAM芯片；所述堆叠的一个引线框架层和五个芯片层经灌封、切割后在周边上露出电气连接引脚，并在外表面设有镀金连接线；镀金连接线将所述一个引线框架层和五个芯片层上露出的电气连接引脚进行关联连接以形成：五个MRAM芯片相应连接，引线框架层的引脚作为对外接入信号与对外输出信号的物理连接物。本实用新型能相对降低占用印刷电路板的平面空间。
-
-
-
-
-
-
-
-
-
Search Results
61
records
(took 0.041 seconds)
