公开(公告)号：CN107887332A

公开(公告)日：2018-04-06

申请号：CN201710874285.5

申请日：2017-09-25

Applicant: 湖南大学

Inventor： 王俊 ,  彭志高 ,  梁世维

IPC: H01L21/8234 ,  H01L21/8238 ,  H01L23/528 ,  H01L27/088 ,  H01L27/092

Abstract: 本发明实施例提供一种用于斩波电路的单片集成半导体芯片及其制备方法，该半导体芯片包括：主控开关MOSFET、同步整流MOSFET、CMOS逻辑驱动芯片；主控开关MOSFET的第一源极区和同步整流MOSFET的第二漏极区通过金属互连线互联并作为半导体芯片的第一预留接口VSW，主控开关MOSFET的第一栅极结构和同步整流MOSFET的第二栅极结构分别连接到CMOS逻辑驱动芯片中第一CMOS和第二CMOS的输出节点，主控开关MOSFET的第一漏极区通过金属互连线引出半导体芯片的第二预留接口Vin。应用本发明实施例提供的方案，能够减小斩波电路体积，减少寄生参数，从而提高功率密度和可靠性。

公开(公告)号：CN107437498A

公开(公告)日：2017-12-05

申请号：CN201710623958.X

申请日：2017-07-27

Applicant: 湖南大学

Inventor： 王俊 ,  刘燕兰 ,  梁世维

IPC: H01L21/04 ,  H01L21/02

Abstract: 本发明实施例提供一种碳化硅MOS结构栅氧制备方法及碳化硅MOS结构制备方法。方法包括：S10、在第一腔室中将碳化硅外延片通入温度为T1的硅烷气氛中t1分钟，使碳化硅表面形成硅薄膜层；S20、在第二腔室中，将硅膜层在温度为T2的氧气氛中进行低温热氧化，氧化时长为t2分钟，使硅膜层氧化成二氧化硅层；S30、重复S10和S20，直到二氧化硅层的厚度达到预设阈值。本发明实施例通过重复多次形成硅膜和并将硅膜氧化成二氧化硅的过程，形成所需厚度的二氧化硅，从而有效提高了碳化硅MOS结构中栅氧的氧化程度，改善了SiC/SiO2界面态密度，从而提高了碳化硅器件MOS结构的沟道迁移率和可靠性。

公开(公告)号：CN106301316A

公开(公告)日：2017-01-04

申请号：CN201610699801.0

申请日：2016-08-22

Applicant: 湖南大学

Inventor： 李宗鉴 ,  王俊 ,  张渊

IPC: H03K17/567 ,  H03K17/687 ,  H03K17/14

CPC classification number: H03K17/567 ,  H03K17/14 ,  H03K17/687

Abstract: 本发明提供了一种驱动电路及驱动电路板，驱动电路的输入端与第一节点连接，用于输入一组脉冲调制信号；驱动电路的第一输出端与碳化硅单极性器件连接，用于输出第一路驱动信号；驱动电路的第二输出端与硅双极性器件连接，用于输出第二路驱动信号。碳化硅单极性器件与硅双极性器件为并联连接关系。本发明采用硬件电路实现并联的碳化硅单极性器件与硅双极性器件所需要的特定脉冲驱动信号，相比于现有技术采用定时单元和处理器的处理模式，本发明减少了处理器的负担，简化了控制器的设计，提高了系统的稳定性。

公开(公告)号：CN105789292A

公开(公告)日：2016-07-20

申请号：CN201610293097.9

申请日：2016-05-05

Applicant: 湖南大学 ,  江西中能电气科技股份有限公司

Inventor： 曾重 ,  敖杰 ,  王俊 ,  沈征

IPC: H01L29/739 ,  H01L23/367 ,  H01L23/492

CPC classification number: H01L29/7393 ,  H01L23/367 ,  H01L23/492

Abstract: 本发明涉及一种单芯片双向IGBT单管的封装结构，其包括底部金属板和顶部金属板，单芯片双向IGBT器件设置在所述底部金属板和所述顶部金属板之间，所述顶部金属板覆盖并紧贴单芯片双向IGBT器件的第一发射极，所述底部金属板覆盖并紧贴单芯片双向IGBT器件的第二发射极，所述顶部金属板与第一门极保持适当绝缘间距，所述底部金属板与第二门极保持适当绝缘间距；通过将两发射极分别与对应的所述底部金属板和所述顶部金属板连接，解决了单芯片双向IGBT器件“两个电极共面”带来的不易封装的问题，同时使单芯片双向IGBT单管的外形、封装工艺与传统分立式逆阻型IGBT单管相兼容，并使单芯片双向IGBT单管具备了双面散热能力，提高了功率密度。

公开(公告)号：CN119170647A

公开(公告)日：2024-12-20

申请号：CN202411298833.0

申请日：2024-09-14

Applicant: 湖南大学

Inventor： 梁世维 ,  陈家祺 ,  王俊

IPC: H01L29/78 ,  H01L23/552 ,  H01L21/336

Abstract: 本发明涉及一种抗辐射加固的碳化硅MOSFET结构及其制备方法，该结构包括由下至上顺次叠层的漏极金属、N衬底、N型碳化硅和源极金属，所述源极金属和N型碳化硅之间设置有多晶硅栅，所述多晶硅栅和N型碳化硅之间形成有栅氧，所述N型碳化硅的表面形成有源极区，所述源极区的表面与栅氧和源极金属接触，所述N型碳化硅的表面开设有沟槽，所述沟槽位于多晶硅栅的下方，所述沟槽填充有第一N型多晶硅，所述N型碳化硅上的表面形成有第一屏蔽区，所述第一屏蔽区包覆于沟槽的外侧。本发明能提升碳化硅MOSFET器件的抗单粒子栅穿能力和抗单粒子辐射能力。

公开(公告)号：CN119170644A

公开(公告)日：2024-12-20

申请号：CN202411296112.6

申请日：2024-09-14

Applicant: 湖南大学

Inventor： 梁世维 ,  陈家祺 ,  王俊

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明涉及一种异质集成N阱的碳化硅MOSFET结构及其制备方法，该结构包括由下至上顺次叠层的漏极金属、N衬底、N型碳化硅和源极金属，源极金属和N型碳化硅之间设置有多晶硅栅，多晶硅栅和N型碳化硅之间形成有栅氧，多晶硅栅的两侧设置有N阱槽，N阱槽开设于N型碳化硅的表面，N阱槽内填充有N型多晶硅，N型多晶硅的表面与栅氧和源极金属接触，N型碳化硅的表面形成有P+区，N阱槽嵌入于P+区内，N阱槽的一侧与N型碳化硅接触，N型多晶硅和N型碳化硅形成异质结结构。本发明利用栅极控制异质结势垒高度的方法实现调控MOSFET器件的开通和关断，可以大幅缩短甚至完全去掉传统平面栅结构中的沟道，实现碳化硅MOSFET器件元胞微缩。

公开(公告)号：CN119008690A

公开(公告)日：2024-11-22

申请号：CN202410544803.7

申请日：2024-04-30

Applicant: 湖南大学

Inventor： 梁世维 ,  王俊

IPC: H01L29/78 ,  H01L29/06

Abstract: 本发明涉及一种集成正负不对称栅源ESD保护的沟槽栅MOSFET，包括右下至上顺次设置的漏极、衬底、外延层和源极；形成于外延层表面的若干个第一沟槽和一个第二沟槽，所有所述第一沟槽分布于源极区域内，所述第二沟槽位于栅极压焊区内；所述外延层的表面形成有P阱区、P+区和N+区，所述P阱区位于P+区和N+区的下方，所述P+区和N+区均与源极接触电连。本发明充分利用沟槽栅MOSFET器件结构特点，在器件栅极和源极之间构造出具有不对称击穿电压的n‑polySi/p‑SiC异质结二极管和p‑SiC/n‑SiCPN结二极管，通过将两个稳压二极管串联，简洁高效地实现在栅源电极之间集成形成ESD保护结构，满足SiC MOSFET器件开通和关断驱动保护电压不对称的需求。

公开(公告)号：CN114337225B

公开(公告)日：2024-07-16

申请号：CN202111651125.7

申请日：2021-12-30

Applicant: 湖南大学

Inventor： 王俊 ,  胡波 ,  贺敏敏 ,  张超 ,  柯子鹏 ,  梁世维 ,  邓高强 ,  王雨薇

IPC: H02M1/32 ,  H02M1/00 ,  H02M3/07 ,  H02M7/483 ,  G01R31/40

Abstract: 本发明属于开关器件的健康管理技术领域，具体涉及一种基于健康状态监测提升变换器可靠性的方法，包括顺次连接的直流源、变换器拓扑、负载和监测装置，所述变换器拓扑包括开关器件，所述开关器件包括IGBT、SiC MOSFET和GaN HEMT；所述监测装置通过对开关器件的电参数或非电参数在线监测，并对获得的电参数或非电参数进行线性拟合，得到某些参数如均压电路中电压和均流电路中电流与开关器件老化情况的函数关系，用于预测所述开关器件的老化程度。本发明利用电路参数和精确的控制算法在监测装置的辅助下平衡各器件的老化程度，提高器件使用寿命从而达到减少维修成本，提高系统整体运行时间的目的。

公开(公告)号：CN111141962B

公开(公告)日：2024-05-24

申请号：CN202010059525.8

申请日：2020-01-19

Applicant: 湖南大学

Inventor： 杨鑫 ,  丁毅飞 ,  王紫茹 ,  王俊

IPC: G01R27/26 ,  G01R27/02 ,  G01R31/00 ,  G01R15/14

Abstract: 本发明提供了一种测量功率器件C‑V曲线的测量电路，包括IGBT的三个端子，所述三个端子分别为集电极C、发射极E、门极G，所述集电极C和所述门极G之间的寄生电容为Cgc，所述发射极E和所述门极G之间的寄生电容为Cge，所述集电极C和所述发射极E之间的寄生电容为Cce；测量电路简洁易懂，有完善的保护电路，可以精确测量功率器件上的寄生电容关于直流偏置电压的C‑V曲线，且所用的仪器设备相比较更为便宜。并且适用于测量高压偏置下的电容值。本发明不需要昂贵的测量仪器，仅需要阻抗分析仪或者RLC电桥即可测量。无源电路设计简单，并且设计有完善的保护电路，将高压和交流信号分开，能够保护仪器的功率器件，适用于高压测试场合。

公开(公告)号：CN118040606A

公开(公告)日：2024-05-14

申请号：CN202410430347.3

申请日：2024-04-11

Applicant: 湖南大学

Inventor： 王俊 ,  柯子鹏 ,  胡波 ,  彭子舜 ,  戴瑜兴

IPC: H02H3/08 ,  H02H1/00 ,  G06F17/17 ,  G01R31/52 ,  G01R19/12

Abstract: 本发明公开了一种基于分数阶模型电流变化率的短路保护方法及电路，通过方法获取保护电路的第一电流数据，并创建与所述第一电流数据相对应的分数阶模型；实时获取保护电路的第二电流数据，并结合所述分数阶模型，生成与所述第二电流数据相对应的第一电压数据；获取第二电压数据，并结合所述第一电压数据，实时生成与保护电路相对应的短路故障数据；其中，所述第二电压数据为与电流变化率相对应的预设定电压阈值；以及与所述方法相对应的保护电路，可以更加快速且精准对保护电路的短路故障做出响应。