公开(公告)号：CN108735732A

公开(公告)日：2018-11-02

申请号：CN201810540058.3

申请日：2018-05-30

Applicant: 湖南大学

Inventor： 陈卓俊 ,  曾云 ,  彭伟 ,  金湘亮 ,  吴志强

IPC: H01L27/02

Abstract: 本发明提供一种LDMOS静电保护器件，包括衬底，衬底上设有深N阱，所述深N阱内设有第一P阱和第一N阱，所述第一P阱内设有第一N+注入区、第二N+注入区和第一P+注入区，所述第一N阱内设有第三N+注入区、第二P+注入区和第三P+注入区；所述第二N+注入区、所述第一P阱、所述第一N阱构成第一NPN结构，所述第一P阱、所述第一N阱、所述第三P+注入区构成第一PNP结构，所述第一NPN结构与所述第一PNP结构形成第一SCR路径；所述第一N+注入区、所述第一P阱、所述第二N+注入区构成第二NPN结构，所述第三P+注入区、所述第一N阱、所述第二P+注入区构成第二PNP结构，所述第二NPN结构与所述第二PNP结构形成第二SCR路径。本发明增加了一条SCR路径，提高了静电泄放能力。

公开(公告)号：CN108418578A

公开(公告)日：2018-08-17

申请号：CN201810176140.2

申请日：2018-03-02

Applicant: 湖南大学

Inventor： 陈卓俊 ,  胡袁源

IPC: H03K19/0185

Abstract: 本发明适用于分频器技术领域，提供了一种抗单粒子加固的分频器电路。该分频器包括：加固的D触发器和加固的与非门。相较于现有技术，本发明通过对时序逻辑电路和组合逻辑电路进行加固，提高了分频器电路的抗单粒子效应能力。D触发器包括时钟输入电路、DCVSL型主锁存器、DCVSL型从锁存器、Quatro型数据存储单元和Muller-C型输出缓冲单元，其中DCVSL型主锁存器、DCVSL型从锁存器和Muller-C型输出缓冲单元均采用双模冗余加固，从而提高时序逻辑电路的抗单粒子翻转效应。与非门采用差分串联电压开关逻辑结构进行加固，提高组合逻辑电路的抗单粒子瞬态效应。本发明具有高共模抑制比、抗单粒子效应等优点。