-
公开(公告)号：CN113867950A
公开(公告)日：2021-12-31
申请号：CN202111128418.7
申请日：2021-09-26
Applicant: 浪潮电子信息产业股份有限公司
Abstract: 本申请公开了一种统一异构计算系统，一种AI加速平台。在本申请提供的统一异构计算系统中，框架支持模块能够将多种深度学习框架的模型计算图转换为具有统一格式的目标计算图；计算图优化模块能够对目标计算图进行优化，得到优化计算图；设备支持模块能够将优化计算图中的各种算子拆分为细粒度运算操作，确定细粒度运算操作对应的可执行代码，并将可执行代码传输至不同类型的AI硬件设备上运行，从而可实现多种深度学习框架的AI模型至多种AI硬件设备的解耦化映射，提高了映射的通用性、普适性和映射效率，且该系统支持模型应用过程和模型训练过程的映射。相应地，本申请提供的一种AI加速平台，也同样具有上述技术效果。
-
公开(公告)号：CN110516334B
公开(公告)日：2021-12-03
申请号：CN201910760181.0
申请日：2019-08-16
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F30/331 , G06F30/34
Abstract: 本发明公开了一种基于硬件环境的卷积计算仿真测试方法，该方法包括以下步骤：获取待用于进行卷积计算的数据信息；模拟硬件环境的卷积计算实现逻辑，基于数据信息进行卷积计算的软件仿真，获得第一结果数据；将第一结果数据与第二结果数据进行比对，获得第一比对结果，第二结果数据为在硬件环境下使用数据信息进行卷积计算获得的数据；根据第一比对结果，验证硬件实现逻辑是否正确。应用本发明实施例所提供的技术方案，可以有效进行卷积计算的仿真测试，及时发现硬件实现逻辑的错误之处，方便硬件调试，可以提高硬件开发效率。本发明还公开了一种基于硬件环境的卷积计算仿真测试装置、设备及存储介质，具有相应技术效果。
-
公开(公告)号：CN113726741A
公开(公告)日：2021-11-30
申请号：CN202110856493.9
申请日：2021-07-28
Applicant: 浪潮电子信息产业股份有限公司
Abstract: 本申请公开了一种加速卡数据下载方法，包括：CPLD从数据发送装置接收加密信息；基于本地的解密算法对所述加密信息进行解密，得到唯一识别码；判断所述唯一识别码与加速卡的存储器中的识别码是否相同；若是，则在所述加速卡与所述数据发送装置之间建立硬件物理连接，以便所述数据发送装置通过所述硬件物理连接将数据发送至所述加速卡，以提高FPGA中的程序的安全性，避免FPGA中程序的泄漏。本申请还公开了一种加速卡数据下载装置，服务器以及计算机可读存储介质，具有以上有益效果。
-
公开(公告)号：CN113706366A
公开(公告)日：2021-11-26
申请号：CN202110873716.2
申请日：2021-07-30
Applicant: 浪潮电子信息产业股份有限公司
Abstract: 本申请提供一种图像特征数据的提取方法，包括：获取图像特征数据，并确定相应的并行通道数；将所述并行通道数作为所述图像特征数据的深度，增大所述图像特征数据的高度；利用FPGA的预设数量个RAM作为DDR的第一级缓存进行数据复用；在所述第一级缓存后端配置与卷积核相对应的寄存器，利用所述寄存器逐行输出所述图像特征数据。本申请能最大限度提高DDR的读写效率，实现流水线不间断数据输出，同时降低了DDR的数据读取压力，能满足后端高带宽卷积计算单元的输入需求。本申请还提供一种图像特征数据的提取系统、计算机可读存储介质和电子设备，具有上述有益效果。
-
公开(公告)号：CN113705775A
公开(公告)日：2021-11-26
申请号：CN202110866324.3
申请日：2021-07-29
Applicant: 浪潮电子信息产业股份有限公司
Abstract: 本发明公开了一种神经网络的剪枝方法、装置、设备及存储介质；本方案对神经网络进行剪枝时，可将待剪枝网络层作为目标网络层进行通道剪枝及卷积核重构，因此，本方案对多分支结构进行压缩时，并不仅仅局限于中间层，还可对输入层、输出层、下采样层等等网络层进行压缩，大大提升了神经网络的压缩比，减少神经网络模型执行任务所需要的计算量，加快神经网络的任务处理速度；并且，本方案为数据无关的异步通道剪枝方法，有利于保持压缩后神经网络的鲁棒性，还能够在神经网络的不同网络层实现不同稀疏粒度的剪枝，提高压缩的灵活性。
-
Patent Agency Ranking
公开(公告)号：CN111859835A
公开(公告)日：2020-10-30
申请号：CN202010605973.3
申请日：2020-06-29
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F30/3308
Abstract: 本发明公开了一种电路互连网络模型的降阶方法、降阶装置、降阶设备及计算机可读存储介质，在根据电路互连网络的参数值建立电路互连网络的延迟模型，建立延迟模型的可控性格兰姆矩阵和延迟模型的可观性格兰姆矩阵之后，通过利用可控性格兰姆矩阵和可观性格兰姆矩阵计算交叉格兰姆矩阵，再对交叉格兰姆矩阵进行奇异值分解运算，相较于现有技术中分别对可控性格兰姆矩阵和可观性格兰姆矩阵进行奇异值分解计算的方式，在保证对可控性格兰姆矩阵和可观性格兰姆矩阵二者信息的继承的基础上极大简化了计算过程，最后根据奇异值分解结果计算投影矩阵以进行投影变换，降低了降阶过程的计算量，提高了电路互连网络的仿真效率。
-
公开(公告)号：CN111723907A
公开(公告)日：2020-09-29
申请号：CN202010529654.9
申请日：2020-06-11
Applicant: 浪潮电子信息产业股份有限公司
Abstract: 本申请公开了一种模型训练设备、方法、系统及计算机可读存储介质，设备包括高带宽存储器组，用于存储待训练数据；全局存储器，用于存储目标模型的模型参数；与高带宽存储器组及全局存储器连接的处理器，用于基于目标模型的训练算法对待训练数据和全局存储器中存储的初始模型参数进行运算，得到目标模型参数并存储至全局存储器；且处理器基于片上网络搭建。本申请中，由于高带宽存储器的存储容量较大，所以可以存储较多的待训练数据，降低对高带宽存储器的读写次数，并且处理器基于片上网络搭建，所以处理器可以借助片上网络在自身内部传输相应数据，降低了对待传输数据的读写频率，与现有技术相比，可以提高模型的训练效率。
-
公开(公告)号：CN111583095A
公开(公告)日：2020-08-25
申请号：CN202010442519.0
申请日：2020-05-22
Applicant: 浪潮电子信息产业股份有限公司
Abstract: 本申请公开了一种图像数据处理方法，所述图像数据处理方法包括：将图像数据按照预设存储格式依次存储至动态随机存储器，以使所述动态随机存储器中相邻的所述图像数据具有连续的存储地址；从所述动态随机存储器中读取预设数量的多通道并行的图像数据，并将所述多通道并行的图像数据存储至FPGA的先进先出存储器；对所述先进先出存储器中的所述目标图像数据执行卷积操作，得到图像特征数据。本申请能够提高了图像数据的处理速率。本申请还公开了一种图像数据存储方法、一种图像数据处理系统、一种电子设备及一种存储介质，具有以上有益效果。
-
公开(公告)号：CN110781819A
公开(公告)日：2020-02-11
申请号：CN201911025107.0
申请日：2019-10-25
Applicant: 浪潮电子信息产业股份有限公司
Abstract: 本申请公开了一种图像目标检测方法，应用于异构平台的并行处理芯片，所述图像目标检测方法包括：接收卷积神经网络对图像进行目标识别得到的多个目标对象边界框的边界框信息；将边界框信息存储至随机存取存储器RAM；对读取的边界框信息多路并行执行基于非极大值抑制算法的局部最大搜索操作，得到预设数量的待输出边界框；将待输出边界框的边界框信息传输至异构平台的中央处理器CPU，以便中央处理器CPU输出图像目标检测结果。本申请能够减少图像目标检测过程中并行处理芯片与CPU的通信数据量，提高图像目标检测的效率。本申请还公开了一种图像目标检测系统、一种电子设备及一种存储介质，具有以上有益效果。
-
公开(公告)号：CN110781506A
公开(公告)日：2020-02-11
申请号：CN201910996173.6
申请日：2019-10-18
Applicant: 浪潮电子信息产业股份有限公司
Abstract: 本发明公开了一种虚拟化FPGA的运行方法，对用户定制的vFPGA比特流配置文件进行加密，在vFPGA比特流配置文件生成及传输过程中均以密文形式呈现，仅FPGA板卡可以对vFPGA比特流配置文件进行解密，根据vFPGA比特流配置文件运行FPGA板卡上的vFPGA设备。因此在数据中心的应用层以及vFPGA比特流配置文件的传输过程中，即使被盗取，也无法获得vFPGA比特流配置文件的明文，充分保障了vFPGA比特流配置文件的安全性，有利于为FPGA异构加速数据中心大规模建设打下坚实基础。本发明还公开了一种虚拟化FPGA的运行装置及运行系统，具有上述有益效果。
-
-
-
-
-
-
-
-
-
Search Results
275
records
(took 0.042 seconds)
