公开(公告)号：CN114341409A

公开(公告)日：2022-04-12

申请号：CN202080060896.6

申请日：2020-01-09

Applicant: 株式会社电装 ,  国立大学法人京都工芸纤维大学

Inventor： 永冈达司 ,  西中浩之 ,  吉本昌广 ,  田原大祐

IPC: C30B29/16 ,  C23C16/40 ,  H01L21/368

Abstract: 提出在基体上形成掺杂有铋并且具有半导体或导体的特性的氧化物膜的成膜方法。该成膜方法具有下述工序：一边将上述基体加热，一边将包含上述氧化物膜的构成元素的氧化物膜材料和铋化合物溶解而得到的溶液的雾供给至上述基体的表面的工序。通过使用该成膜方法，能够在基体上形成掺杂有铋并且具有半导体或导体的特性的氧化物膜。

公开(公告)号：CN108470775B

公开(公告)日：2021-05-11

申请号：CN201810150819.4

申请日：2018-02-13

Applicant: 株式会社电装

Inventor： 永冈达司

IPC: H01L29/872 ,  H01L29/40 ,  H01L29/06 ,  H01L21/329

Abstract: 本发明提供半导体装置的制造方法。半导体装置的制造方法包括如下工序：在半导体基板的上表面形成肖特基电极；对第二范围进行蚀刻，以使得半导体基板的上表面在第一范围中比在第二范围中高，且在第一范围与第二范围之间形成立起面，且肖特基电极的外周缘位于第一范围上；形成绝缘膜，该绝缘膜在半导体基板的上表面上沿着立起面呈环状延伸，该绝缘膜的内周缘位于肖特基电极上且该绝缘膜的外周缘位于第二范围上；及形成场板电极，该场板电极与肖特基电极电连接，在从肖特基电极的外周缘经由立起面到达第二范围的范围内隔着绝缘膜与半导体基板的上表面对向。

公开(公告)号：CN111066152B

公开(公告)日：2023-07-21

申请号：CN201880055698.3

申请日：2018-08-29

Applicant: 株式会社电装

Inventor： 箕谷周平 ,  梶爱子 ,  海老原康裕 ,  永冈达司 ,  青井佐智子

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/12

Abstract: 具备：第1导电型的由碳化硅构成的第1电流分散层(13)，形成在n－型层(12)与基体区域(18)之间，与n－型层(12)相比为高杂质浓度；第2导电型的由碳化硅构成的多个第1深层(14)，形成在第1电流分散层(13)内，比第1电流分散层(13)浅并且在一个方向上延伸设置；第1导电型的由碳化硅构成的第2电流分散层(15)，形成在第1电流分散层(13)与基体区域(18)之间，沟槽(21)的底部位于该第2电流分散层；以及第2导电型的由碳化硅构成的第2深层(17)，形成在第1电流分散层(13)与基体区域(18)之间，与基体区域(18)相连并与第1深层(14)相连，并且从沟槽(21)离开而形成。

公开(公告)号：CN111627999B

公开(公告)日：2023-11-07

申请号：CN202010115774.4

申请日：2020-02-25

Applicant: 株式会社电装 ,  国立大学法人京都工芸纤维大学

Inventor： 永冈达司 ,  西中浩之 ,  吉本昌广

IPC: H01L29/78 ,  H01L29/04 ,  H01L29/423 ,  H01L21/34 ,  H01L23/367 ,  H01L23/373

Abstract: 本发明抑制在具有上表面由(010)晶面构成的氧化镓基板的开关元件中的裂纹。本发明提供一种开关元件，其具有：氧化镓基板，其由氧化镓晶体构成；以及多个栅极，其隔着栅极绝缘膜与所述氧化镓基板相对。所述氧化镓基板的上表面与所述氧化镓晶体的(010)晶面平行。当俯视观察所述氧化镓基板的所述上表面时，各个所述栅极的长度方向与所述氧化镓晶体的(100)晶面延伸的方向相交。

公开(公告)号：CN111627979B

公开(公告)日：2023-10-24

申请号：CN202010123262.2

申请日：2020-02-27

Applicant: 株式会社电装 ,  国立大学法人京都工芸纤维大学

Inventor： 永冈达司 ,  西中浩之 ,  吉本昌广

IPC: H01L29/06 ,  H01L29/04 ,  H01L29/861 ,  H01L29/872 ,  H01L21/463 ,  H01L21/34

Abstract: 本发明提供一种能够使具有氧化镓基板的半导体装置中的晶体缺陷难以干涉二极管界面且半导体装置小型化的技术。本发明提供一种半导体装置，其具有氧化镓基板和电极。所述氧化镓基板具有由(100)晶面构成的第一侧面、由(100)晶面之外的面构成的第二侧面、以及上表面。所述电极与所述上表面接触。所述氧化镓基板具有由pn界面或肖特基界面构成的二极管界面、以及经由所述二极管界面与所述电极连接的n型漂移区。所述第一侧面与所述二极管界面之间的最短距离比所述第二侧面与所述二极管界面之间的最短距离短。

公开(公告)号：CN111304627B

公开(公告)日：2023-06-06

申请号：CN201911253610.1

申请日：2019-12-09

Applicant: 株式会社电装 ,  国立大学法人京都工芸纤维大学

Inventor： 永冈达司 ,  川井文彰 ,  西中浩之 ,  吉本昌广

IPC: C23C16/44 ,  C23C16/34 ,  C23C16/46

Abstract: 本发明抑制在成膜装置中生长的膜中混入意料不到的杂质。本发明提供一种成膜装置，其通过向基体的表面供给溶液的喷雾而使膜在所述基体的所述表面生长，该成膜装置具有：加热炉，其收容并加热所述基体；以及喷雾供给装置，其向所述加热炉供给所述溶液的所述喷雾。所述成膜装置中的暴露在所述喷雾中的部分的至少其中一部分由含有氮化硼的材料制成。

公开(公告)号：CN111066152A

公开(公告)日：2020-04-24

申请号：CN201880055698.3

申请日：2018-08-29

Applicant: 株式会社电装

Inventor： 箕谷周平 ,  梶爱子 ,  海老原康裕 ,  永冈达司 ,  青井佐智子

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/12

Abstract: 具备：第1导电型的由碳化硅构成的第1电流分散层(13)，形成在n－型层(12)与基体区域(18)之间，与n－型层(12)相比为高杂质浓度；第2导电型的由碳化硅构成的多个第1深层(14)，形成在第1电流分散层(13)内，比第1电流分散层(13)浅并且在一个方向上延伸设置；第1导电型的由碳化硅构成的第2电流分散层(15)，形成在第1电流分散层(13)与基体区域(18)之间，沟槽(21)的底部位于该第2电流分散层；以及第2导电型的由碳化硅构成的第2深层(17)，形成在第1电流分散层(13)与基体区域(18)之间，与基体区域(18)相连并与第1深层(14)相连，并且从沟槽(21)离开而形成。