-
公开(公告)号：CN115495408B
公开(公告)日：2023-09-01
申请号：CN202211432327.7
申请日：2022-11-16
Applicant: 无锡沐创集成电路设计有限公司
Abstract: 本发明提供了一种数据处理方法、芯片模块、合封芯片及电子设备，可以应用于芯片领域和计算机领域。该数据处理方法应用于合封芯片的第一芯片模块，该方法包括：确定传输至合封芯片的初始命令数据的目标命令类型；在目标命令类型为第一命令类型的情况下，向第二芯片模块发送第一片选信号，以便第一芯片模块执行具有第一命令类型的初始命令数据，输出第一执行结果，第一片选信号适用于控制第二芯片模块处于休眠状态；以及在目标命令类型为与第二芯片模块对应的第二命令类型的情况下，向第二芯片模块发送第二片选信号，第二片选信号适用于控制第二芯片模块处于命令执行状态。通过本发明的技术方案可以减少合封芯片发热量，提升芯片工作性能。
-
公开(公告)号：CN116541135A
公开(公告)日：2023-08-04
申请号：CN202310819608.6
申请日：2023-07-06
Applicant: 无锡沐创集成电路设计有限公司
Abstract: 本发明提供一种加速RDMA设备热迁移的方法、装置、设备及介质，通过设计Bitmap表中的每个bit位对应RDMA设备的一个物理内存页面，且Bitmap表中的bit位在对应的物理内存页面被修改时进行置1操作，从而在迭代迁移过程中，可以根据Bitmap表中各bit位的值，及时发现和追踪出发生修改的物理内存页面，避免检索物理内存脏页，提高了热迁移效率。
-
公开(公告)号：CN116506366A
公开(公告)日：2023-07-28
申请号：CN202310789667.3
申请日：2023-06-30
Applicant: 无锡沐创集成电路设计有限公司
IPC: H04L47/125 , H04L47/52
Abstract: 本发明提供了一种报文传输方法、装置、设备、介质及产品，可以应用于通信技术领域。该方法由第一通信节点执行，该方法包括：确定所有RDMA底层队列组的标识信息，每组该RDMA底层队列组的标识信息均不同，发送该RDMA底层队列组中的报文给第二通信节点，该报文携带该RDMA底层队列组的标识信息。可有效控制网络拥塞。
-
公开(公告)号：CN116451188A
公开(公告)日：2023-07-18
申请号：CN202310712739.4
申请日：2023-06-16
Applicant: 无锡沐创集成电路设计有限公司
Inventor： 朱敏
Abstract: 本申请涉及计算机数据安全领域，公开了一种软件程序运行安全保护方法、系统以及存储介质。所述方法包括：响应于已加密算法的调用请求，控制驱动程序生成第一挑战码和密钥ID，将算法ID、第一挑战码和密钥ID发送至SE芯片；SE芯片根据算法ID和密钥ID确定工作密钥；生成第二挑战码并根据两个挑战码和工作密钥生成MAC码；以及将第二挑战码、MAC码以及SE芯片的PUF值发送至智能终端；从驱动程序中确定根密钥密文和密钥加密密钥并确定根密钥；在已加密算法通过验证的情况下，根据根密钥对已加密算法执行解密操作，获得解密后的算法。公开了一种新的加密、认证手段，可保护算法的存储及运行的安全。
-
公开(公告)号：CN116055007B
公开(公告)日：2023-06-13
申请号：CN202310257097.3
申请日：2023-03-17
Applicant: 无锡沐创集成电路设计有限公司
Abstract: 本申请涉及计算机MAC芯片领域，公开了一种MAC直连交换芯片速率匹配装置及方法。所述装置包括：TQ模块，设置于MAC芯片内部，用于根据从主机端接收的数据流的报文获取数据流的TAG值，并根据TAG值确定目标限速单元并通过目标限速单元对与TAG值对应的数据流进行限速处理，以及将限速后的数据流发送至Switch芯片，使Switch芯片根据TAG值确定目标GE接口并通过目标GE接口发出限速后的数据流。硬件实现的TQ发送队列对MAC芯片中TXring队列个数没有要求，适用范围更广，而且在CPU核、TXring队列、GE接口间实现了解耦合，能够根据缓存模块中的缓存数据恢复数据传输过程中丢失的数据。
-
Patent Agency Ranking
公开(公告)号：CN116232779A
公开(公告)日：2023-06-06
申请号：CN202310160078.9
申请日：2023-02-24
Applicant: 无锡沐创集成电路设计有限公司
IPC: H04L12/02 , H04L12/40 , H04L67/568
Abstract: 本申请涉及通信技术领域，并公开了一种USB网卡、数据传输方法、装置及可读存储介质，该USB网卡的USB加速电路中，接收上行以太网包，并获取上行以太网包的包信息，在上行数据缓存单元中存储上行以太网包，在上行信息缓存单元中存储包信息；利用包信息，从上行数据缓存单元中连续读出若干帧上行以太网包，并对所读出的若干帧上行以太网包进行打包封装；将打包封装后的上行以太网包传输给主机。本申请将多帧以太网包进行打包传输，能够尽可能最大限度利用总线带宽，从而极大提升数据总线的带宽利用率。
-
公开(公告)号：CN116150046A
公开(公告)日：2023-05-23
申请号：CN202310430252.7
申请日：2023-04-21
Applicant: 无锡沐创集成电路设计有限公司
Inventor： 朱敏
IPC: G06F12/0806
Abstract: 本申请公开一种高速缓存电路，涉及数据传输技术领域，用于实现高速数据的缓存，针对目前的高速缓存电路在数据处理效率上仍有待提高的问题，提供一种高速缓存电路，通过由SRAM作为底部结构组成的数据缓冲模块作为存储介质实现高速数据缓存，由于SRAM本身具有支持行、列读/写，且无需动态刷新等优势，在数据的读/写上可以得到更高的效率。另外，SRAM结构相对SDRAM更为简单，容易集成到芯片内部。并且，本申请还通过数据输入/输出处设置的多路选择模块实现高速数据的分路，进而由多个数据缓冲模块实现数据的交替读/写，使得数据的写入和读出不间断，更进一步的提高了数据缓存的读/写效率。
-
公开(公告)号：CN115529130B
公开(公告)日：2023-04-25
申请号：CN202211486445.6
申请日：2022-11-25
Applicant: 无锡沐创集成电路设计有限公司
IPC: H04L9/08 , H04N21/4408 , H04N21/2347 , H04N7/18
Abstract: 本发明提供了一种数据处理方法、终端、服务器、系统、设备、介质和产品，可以应用于通信技术领域。终端获取第一加密密钥、第二加密密钥和加密数据，利用该第二加密密钥加密该第一加密密钥，得到加密密钥数据，构建待发送加密数据包，该待发送加密数据包包括该加密数据和该加密密钥数据，在服务器中，服务器响应于接收到的由终端发送的加密数据包，拆分该加密数据包，得到加密数据和加密密钥数据，获取与该终端相对应的第二加密密钥，利用该第二加密密钥解密该加密密钥数据，得到第一加密密钥，利用该第一加密密钥解密该加密数据，得到原始数据，解决了数据加密安全性低和效率低的技术问题，实现了提升数据加密安全性和效率的技术效果。
-
公开(公告)号：CN115694785A
公开(公告)日：2023-02-03
申请号：CN202211142689.2
申请日：2022-09-20
Applicant: 无锡沐创集成电路设计有限公司
Abstract: 本公开提供了一种加解密方法，应用于数据处理技术领域，该方法包括响应于接收到的明文的处理请求，拆分该明文，得到多个部分数据，该处理请求为加密请求或解密请求，构建多个加解密模块，该加解密模块用于加密或解密该部分数据，该加解密模块的数量与该部分数据的数量相同，将该多个部分数据一一对应发送给该多个加解密模块，以利用该多个加解密模块对该多个部分数据进行处理。本公开还提供了一种装置、设备、介质和产品。通过构建多个加解密模块，提升加解密过程的效率和安全性，且可适配更多种总线位宽，打破受限于64位的分组数据加解密的密码算法的局限。
-
公开(公告)号：CN115495408A
公开(公告)日：2022-12-20
申请号：CN202211432327.7
申请日：2022-11-16
Applicant: 无锡沐创集成电路设计有限公司
Abstract: 本发明提供了一种数据处理方法、芯片模块、合封芯片及电子设备，可以应用于芯片领域和计算机领域。该数据处理方法应用于合封芯片的第一芯片模块，该方法包括：确定传输至合封芯片的初始命令数据的目标命令类型；在目标命令类型为第一命令类型的情况下，向第二芯片模块发送第一片选信号，以便第一芯片模块执行具有第一命令类型的初始命令数据，输出第一执行结果，第一片选信号适用于控制第二芯片模块处于休眠状态；以及在目标命令类型为与第二芯片模块对应的第二命令类型的情况下，向第二芯片模块发送第二片选信号，第二片选信号适用于控制第二芯片模块处于命令执行状态。通过本发明的技术方案可以减少合封芯片发热量，提升芯片工作性能。
-
-
-
-
-
-
-
-
-
Search Results
111
records
(took 0.043 seconds)
