-
公开(公告)号：CN113312021B
公开(公告)日：2024-08-09
申请号：CN202010126403.6
申请日：2020-02-27
Applicant: 南京航空航天大学
IPC: G06F7/535
Abstract: 本发明提供一种基于阵列除法器和对数除法器的近似混合除法器电路，电路中改进的阵列除法器模块用来确保精确度的要求，对数除法器模块用来实现硬件性能上的提升。该电路采用截断的方式，提出了近似深度的概念，将操作数配置成不同长度的位宽分配给阵列除法器和对数除法器，从而可以配置成不同的精度和硬件资源的需求。用户可根据需求选择最合适的截断方式(即合适的近似深度)，在满足需求的同时，尽可能的减少其他不必要的消耗。该电路同之前已提出的近似阵列除法器相比，使用了更少的硬件资源，大大降低了单位成本，而精确度损失在10‑3～10‑4范围内。同对数除法器相比，精确度上有很大的提升。
-
-
公开(公告)号：CN116155498A
公开(公告)日：2023-05-23
申请号：CN202310037101.5
申请日：2023-01-10
Applicant: 北京智芯微电子科技有限公司 , 南京航空航天大学
Abstract: 本发明实施例提供一种应用于格密码算法的多项式乘法处理方法及系统，属于格密码加密技术领域。所述方法包括：S10)采集基于格密码算法完成编码的数据，并基于所述完成编码的数据获得对应的的输入密钥，并识别所述输入密钥的输入多项式，基于所述输入多项式获得对应的累加多项式；S20)将所述累加多项式拆分为m个累加多项式的子多项式；S30)基于所述累加多项式的子多项式执行循环计算；S40)完成所有循环计算，获得所述累加多项式的计算结果，基于所述计算结果对所述完成编码的数据进行解码，获得对应的解码数据。本发明方案缩短了多项式乘法的处理时间，并极大减少了硬件资源消耗。
-
公开(公告)号：CN115407965B
公开(公告)日：2023-03-24
申请号：CN202211352793.4
申请日：2022-11-01
Applicant: 南京航空航天大学
IPC: G06F7/52
Abstract: 本发明公开了一种基于泰勒展开的高性能近似除法器及误差补偿方法。该近似除法器主要由前导1检测电路、逻辑运算单元电路、乘累加单元电路、截断乘法器电路、误差补偿电路以及移位电路组成。本发明的高性能近似除法器基于有限阶数的泰勒展开将除法转换为有限次数的乘法；截断乘法器电路的低k位直接截断，高n‑k位使用精确部分积压缩电路，最后压缩的两行部分积使用超前进位加法器计算出最终乘法结果，通过移位电路得到最终的近似除法器的结果。本发明在简化除法器电路的同时，使用简单的常数补偿方法对使用的近似方法进行误差补偿，能够在最大程度减小额外硬件开销的同时带来更小的精度损失。
-
公开(公告)号：CN114647399B
公开(公告)日：2022-08-16
申请号：CN202210541757.6
申请日：2022-05-19
Applicant: 南京航空航天大学
IPC: G06F7/544
Abstract: 本发明公开了一种低能耗高精度近似并行定宽乘法累加装置，包括输入截断补偿电路、基‑8布斯编码器和解码器电路、一级部分积压缩电路、二级部分积压缩电路和超前进位加法器电路。其中一级部分积压缩电路中权重为的华莱士树截断低位，次低2位使用近似4_2压缩器，高位使用精确压缩器；二级部分积压缩电路使用精确压缩器，且包含概率常数补偿部分，分别为对一级部分积截断的补偿，对使用近似4_2压缩器产生误差的补偿和对二级部分积截断的补偿。本发明通过使用截断和近似的方法降低了功耗，减少了硬件开销，同时对误差采用概率常数补偿策略，维持了较高的精度。
-
Patent Agency Ranking
公开(公告)号：CN114780057A
公开(公告)日：2022-07-22
申请号：CN202210321371.4
申请日：2022-03-30
Applicant: 南京航空航天大学
Abstract: 本发明提供一种基于Saber密钥封装的多项式硬件乘法器及使用方法，其中多项式硬件乘法器包括寻址电路、公共多项式数据加载模块、系数乘法累加电路和控制模块；控制模块控制整体状态走向，给寻址电路提供两个乘数的地址索引。第一存储单元输出64位数据，经过公共多项式数据加载模块能够稳定得到连续的2路系数流，同时秘密多项式的2路系数流可以直接按照地址从第二存储单元读出，2路秘密多项式的低3位绝对值与13位的0组成19位Com_s信号，上述三路信号进入系数乘法累加电路进行运算。本发明避免频繁地读写累加结果的周期，并且不用暂停多项式乘法器，在保持硬件资源消耗基本不变和同样的低功耗的情况下，缩短运算时间。
-
公开(公告)号：CN113917831B
公开(公告)日：2022-06-10
申请号：CN202111212985.0
申请日：2021-10-19
Applicant: 南京航空航天大学
IPC: G04F10/00
Abstract: 本发明公开了一种低功耗高分辨率的时间数字转换器，所述时间数字转换器为两步式n级级联结构，第一步结构包括第一级到第n/2级级联结构，第二步结构包括第n/2+1级到第n级级联结构，第一步结构和第二步结构通过放大器TA连接；每级级联结构包括2个数字时间转换器DTC，分别为第一数字时间转换器和第二数字时间转换器，1个D触发器DFF；每个数字时间转换器包括一个输入端、一个输出端和n/2个数字控制起始电压输入引脚。本发明的一种低功耗高分辨率的时间数字转换器，采用两步式结构，能够使DTC的数字控制起始电压输入引脚由n位降低为n/2位，从而降低功耗，经过触发器输出的数字码就直接是二进制码，能够省去编码器，降低TDC整体结构复杂度和功耗。
-
公开(公告)号：CN114036983A
公开(公告)日：2022-02-11
申请号：CN202111310138.8
申请日：2021-11-05
Applicant: 南京航空航天大学
Abstract: 本发明公开了一种小样本条件下基于深度神经网络的波形识别方法，包括对小样本进行扩增和波形识别两部分。小样本扩增包括确定扩增信号需要的最小采样样本数目和利用概率密度函数估计的方法实现小样本扩增。本发明首先通过KLIEP算法确定待扩增信号需要的最小采样样本数目；然后通过最小采样样本估计待扩增信号的概率密度函数，并根据估计的概率密度函数完成小样本的扩增；最后利用扩增的信号和深度神经网络实现波形的识别。该方法利用小样本扩增数据集的检测性能可以达到充足样本数据集下的波形识别性能。
-
公开(公告)号：CN113515783A
公开(公告)日：2021-10-19
申请号：CN202111066285.5
申请日：2021-09-13
Applicant: 南京航空航天大学
Abstract: 本发明涉及多模态可重构物理不可克隆函数电路和方法，电路包括PUF基本单元，PUF基本单元包括顶部数据选择器、多个1T1R单元、底部数据选择器以及读取电路，本发明通过可调节的编程电压，能够在多种工作模式下进行切换，通过不同的配置策略，其可以选择任意的基本单元实现1bit的弱PUF。此外，该PUF可以灵活地映射到RRAM交叉阵列中，与基于RRAM的内存计算架构相兼容，以适应物联网对于计算和安全的需求。实验结果均匀性、唯一性、稳定性以及资源利用率，并且通过了美国国家标准与技术研究院的随机性测试。
-
公开(公告)号：CN111835525B
公开(公告)日：2021-09-17
申请号：CN202010594096.4
申请日：2020-06-24
Applicant: 南京航空航天大学
IPC: H04L9/32
Abstract: 本发明提出一种基于FPGA的可配置RO PUF，包括基于FPGA实现的至少两个环形振荡器、两个计数器和一个比较器。环形振荡器包括一个与门和n+1阶可以配置的延迟单元，通过激励信号配置这些延迟单元，可以将RO PUF配置为不同结构，从而使得本发明提出的RO PUF有更多种的振荡情况，从而产生更多的激励响应对。另一方面，也使得ROPUF的数学延迟模型更加复杂，导致机器学习建模难度增加，提高CRO PUF对机器学习算法攻击的抵抗性。
-
-
-
-
-
-
-
-
-
Search Results
151
records
(took 0.151 seconds)
