公开(公告)号：CN115296741A

公开(公告)日：2022-11-04

申请号：CN202210764423.5

申请日：2022-06-29

Applicant: 中国科学院计算技术研究所

Inventor： 王中旗 ,  黄俊英 ,  张志敏 ,  叶笑春 ,  范东睿

IPC: H04B10/25

Abstract: 本发明提出一种跨平台光纤传输系统，所述系统包括：光纤通信转接单元与串并通信单元；所述光纤通信转接单元与所述串并通信单元均配置有光纤通信模块作为通信接口，所述光纤通信转接单元与所述串并通信单元之间通过所述光纤通信模块进行数据通信；所述光纤通信转接单元与上位机之间采用基于RIFFA可重用集成架构搭建PCIe进行数据传输。该跨平台光纤传输系统，系统性能高，能够实现跨平台、多板卡之间通信。

公开(公告)号：CN111147045B

公开(公告)日：2021-11-05

申请号：CN201911340498.5

申请日：2019-12-23

Applicant: 中国科学院计算技术研究所

Inventor： 张志敏 ,  唐光明 ,  张阔中 ,  轩伟 ,  瞿佩瑶 ,  杨佳洪

IPC: H03K3/012 ,  H03K5/14 ,  H03K3/86

Abstract: 本发明提出一种超导电路的清零方法及系统，包括：发送清零指令信号至非破坏读出寄存器的指令输入接口，非破坏读出寄存器根据高频局部时钟信号输出数据至第一磁通量子分离器件，第一磁通量子分离器件将输出数据分离为清零信号和触发信号，并将清零信号输入至超导处理器各流水级之间的超导寄存器；输入低频系统时钟信号至第二磁通量子分离器件，第二磁通量子分离器件将低频系统时钟信号拆分为第一低频系统时钟脉冲和第二低频系统时钟脉冲；第一D触发器根据触发信号和第一低频系统时钟脉冲，输出信号脉冲，第二磁通量子分离器件根据信号脉冲和第二低频系统时钟脉冲，输出延时脉冲，非破坏读出寄存器根据延时脉冲进行复位，以停止输出清零信号。

公开(公告)号：CN111049503A

公开(公告)日：2020-04-21

申请号：CN201911316279.3

申请日：2019-12-19

Applicant: 中国科学院计算技术研究所

Inventor： 张志敏 ,  唐光明 ,  轩伟 ,  张阔中 ,  瞿佩瑶 ,  杨佳洪

IPC: H03K3/38 ,  H03K3/01

Abstract: 本发明提出一种超导触发器及其运行方法，包括：磁通量子分离器件、可复位触发器和非破坏读出寄存器；该磁通量子分离器件的输入端用于接收该超导触发器的使能信号，该磁通量子分离器件的输出端与该非破坏读出寄存器的复位输入端相连，该磁通量子分离器件的另一输出端与可复位触发器的时钟输入端相连；该可复位触发器的输入端作为该超导触发器的输入端，该可复位触发器的复位端用于接收该超导触发器的清空信号，该可复位触发器的输出端与该非破坏读出寄存器的输入端相连；该非破坏读出寄存器的时钟输入端作为该超导触发器的时钟输入端，该非破坏读出寄存器的输出端作为该超导触发器的输出端。

公开(公告)号：CN100345128C

公开(公告)日：2007-10-24

申请号：CN200410003416.5

申请日：2004-02-25

Applicant: 中国科学院计算技术研究所

Inventor： 张志敏

IPC: G06F13/14

Abstract: 本发明公开了一种基于动态优先级的总线仲裁器和动态改变优先级的方法。该总线仲裁器，包括与多个主设备连接总线仲裁判优电路，用于存储二进制表示的各主设备优先级的优先级寄存器，该优先级寄存器可接收外部指令来更新其内存储的各主设备的优先级，译码器分别与所述总线仲裁判优电路和所述优先级寄存器连接，用于对优先级寄存器中存储的优先级进行译码。进行优先级动态改变时，所述优先级寄存器接收来自于程序的指令或者来自主设备的升级请求信号，更新所述优先级寄存器中的所述主设备的优先级。采用本发明后，用户可以动态调整设备的优先级分配，而且设备本身可以在负载发生时主动申请调整优先级，获取较好的总线仲裁机制。

公开(公告)号：CN1661579A

公开(公告)日：2005-08-31

申请号：CN200410003416.5

申请日：2004-02-25

Applicant: 中国科学院计算技术研究所

Inventor： 张志敏

IPC: G06F13/14

Abstract: 本发明公开了一种基于动态优先级的总线仲裁器和动态改变优先级的方法。该总线仲裁器，包括与多个主设备连接总线仲裁判优电路，用于存储二进制表示的各主设备优先级的优先级寄存器，该优先级寄存器可接收外部指令来更新其内存储的各主设备的优先级，译码器分别与所述总线仲裁判优电路和所述优先级寄存器连接，用于对优先级寄存器中存储的优先级进行译码。进行优先级动态改变时，所述优先级寄存器接收来自于程序的指令或者来自主设备的升级请求信号，更新所述优先级寄存器中的所述主设备的优先级。采用本发明后，用户可以动态调整设备的优先级分配，而且设备本身可以在负载发生时主动申请调整优先级，获取较好的总线仲裁机制。