公开(公告)号：CN106952913A

公开(公告)日：2017-07-14

申请号：CN201610008663.7

申请日：2016-01-07

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈静 ,  何伟伟 ,  罗杰馨 ,  王曦

IPC: H01L27/11 ,  G11C11/412 ,  H01L21/8244

CPC classification number: H01L27/11 ,  G11C11/412 ,  H01L27/1104

Abstract: 本发明提供一种SOI六晶体管静态随机存储器单元及其制作方法，所述单元包括：第一反相器，由第一PMOS晶体管及第一NMOS晶体管组成；第二反相器，由第二PMOS晶体管及第二NMOS晶体管组成；获取管，由第三NMOS晶体管及第四NMOS晶体管组成。本发明中，组成第一反相器及第二反相器的四个晶体管的源极均采用加固源区，这种加固源区在不增加器件的面积的情况下可有效抑制SOI器件的总剂量效应导致的Box漏电、上下边角漏电及侧壁漏电。并且本发明在有效抑制总剂量效应的同时，还可以抑制晶体管的浮体效应。本发明消除了传统抗总剂量加固结构增加芯片面积以及无法全面抑制总剂量效应导致的漏电的缺点。并且本发明的方法具有制造工艺简单、与常规CMOS工艺相兼容等优点。

公开(公告)号：CN104681054B

公开(公告)日：2017-04-19

申请号：CN201510107430.8

申请日：2015-03-11

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈静 ,  何伟伟 ,  罗杰馨 ,  王曦

IPC: G11C7/06

Abstract: 本发明提供一种应用于静态随机存储器电路的灵敏放大器，所述灵敏放大器至少包括：获取电路，用于感知输入信号电压差；连接于所述获取电路的隔离电路，用于隔离所述输入信号及差分输出信号，削弱所述输入信号及所述差分输出信号的耦合作用；连接于所述隔离电路的辅助电路，用于稳定所述差分输出信号的初始电压；连接于所述隔离电路的锁存电路，用于锁存所述隔离电路的输出信号，放大并输出所述差分输出信号；连接于所述锁存电路的偏置电路，用于为所述锁存电路提供偏置。本发明可以有效缩短灵敏放大器读取时间，从而提高存储器读速度。另外，基于0.13微米SOI CMOS工艺，其仿真结果显示：当灵敏放大器输出电压高电平为70％VDD时，所需时间为93pS。

公开(公告)号：CN105895703A

公开(公告)日：2016-08-24

申请号：CN201610237275.6

申请日：2016-04-15

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈静 ,  吕凯 ,  罗杰馨 ,  柴展 ,  何伟伟 ,  黄建强 ,  王曦

IPC: H01L29/78 ,  H01L21/336

Abstract: 本发明提供一种N型动态阈值晶体管、制备方法及提高工作电压的方法，该N型动态阈值晶体管至少包括：衬底结构，位于所述衬底结构上的n个阈值可调结构；所述阈值可调结构至少包含两个NMOS管和两个二极管，两个NMOS管共用体区，所述体区为N型重掺杂区；两个二极管共用N区，并以两个NMOS管共用的体区作为N区；所述第一二极管的N区与所述第一NMOS管的栅连接，所述第二二极管的N区与所述第二NMOS管的栅连接。本发明通过在两个NMOS管的栅体连接通路上各形成一个反偏PN结，来提升体区电压、降低阈值电压、提高驱动电流，实现工作电压的提高，扩展了N型动态阈值晶体管在低功耗电路设计领域的应用价值。

公开(公告)号：CN105845398A

公开(公告)日：2016-08-10

申请号：CN201610168527.4

申请日：2016-03-23

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈静 ,  吕凯 ,  罗杰馨 ,  柴展 ,  何伟伟 ,  黄建强 ,  林泽 ,  王曦

IPC: H01F27/36

CPC classification number: H01F27/36

Abstract: 本发明提供一种电感屏蔽环包括：平面螺旋电感及屏蔽环；所述平面螺旋电感位于所述屏蔽环中心位置，所述屏蔽环为不连续的金属块组成的环状，所述金属块通过通孔与扩散区连接。本发明提供了一种电感屏蔽环，用于解决现有技术中平面螺旋电感屏蔽环版图占用面积大，电感品质因数低的问题。

公开(公告)号：CN104899343A

公开(公告)日：2015-09-09

申请号：CN201410077465.7

申请日：2014-03-04

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈静 ,  吕凯 ,  罗杰馨 ,  何伟伟 ,  杨燕 ,  柴展 ,  王曦

IPC: G06F17/50

Abstract: 本发明提供一种交叉栅结构MOSFET及多叉指栅结构MOSFET的版图设计，所述交叉栅结构MOSFET的版图设计包括：半导体衬底、十字形交叉栅结构、源区及漏区；所述十字形交叉栅结构包括第一条状栅及与所述第一条状栅垂直的第二条状栅，所述第一条状栅及第二条状栅将所述半导体衬底隔成四个区域；所述源区及漏区交替排列于所述四个区域。本发明可以提高有源区的利用率，增加驱动电流，减小栅电阻，提高最大震荡频率；采用交叉栅结构，采用螺旋状分布源极与漏极，充分利用了版图面积，并可实现多叉指栅结构，可以满足设计电路对器件的需求；同时若对栅的连接采用四端连接时，可以有效的降低栅电阻，从而明显提高器件的功率增益与最大振荡频率。

公开(公告)号：CN104750923A

公开(公告)日：2015-07-01

申请号：CN201510136875.9

申请日：2015-03-26

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈静 ,  吕凯 ,  罗杰馨 ,  柴展 ,  何伟伟 ,  黄建强 ,  王曦

IPC: G06F17/50

Abstract: 本发明提供一种MOSFET的建模方法，包括步骤：首先，获得模型的源漏寄生电阻；然后，将获得的模型的源漏寄生电阻挂到DC模型上，进行IV/CV特性拟合；最后，当IV/CV特性拟合精度满足要求时，进行S参数的拟合，直至S参数的拟合满足精度要求，建立RF模型，生成模型卡。本发明通过将源漏寄生电阻加入DC模型和射频模型中，可以提高射频模型的建模精度，并且本发明将DC模型和射频模型相结合，可以减少射频模型建模的工作周期。

公开(公告)号：CN104750922A

公开(公告)日：2015-07-01

申请号：CN201510136732.8

申请日：2015-03-26

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈静 ,  吕凯 ,  罗杰馨 ,  柴展 ,  何伟伟 ,  黄建强 ,  王曦

IPC: G06F17/50

Abstract: 本发明提供一种SOI四端口网络及其模型拓扑结构，包括：第一端口、第二端口、第三端口以及第四端口，所述SOI器件进行射频建模时，栅极与所述第一端口连接，漏极与所述第二端口连接，源极与所述第三端口连接，体极与所述第四端口连接。通过SOI四端口网络，可以采用共源、共栅以及共漏电路中任意一种结构进行建模，各个端口根据需要进行电压设置。传统的两端口网络体电极只能接地，本发明的四端口网络体电极可以通过设置，获得不同体电压下的射频特性及噪声特性，使建模过程更加灵活。