LLR计算器以及纠错解码装置

    公开(公告)号:CN103875220B

    公开(公告)日:2016-12-28

    申请号:CN201280050640.2

    申请日:2012-10-05

    Abstract: 2组基准点配对决定部(101)将成为LLR计算对象的比特是0的发送码元点和是1的发送码元点各选择2个而决定2组基准点配对。LLR运算部113)对针对2组基准点配对分别计算出的2个LLR进行加权加法运算,对该加法运算得到的值加上根据情况而成为0的校正项,将由此得到的值运算为针对2组基准点配对的LLR。

    纠错解码装置
    55.
    发明公开

    公开(公告)号:CN103733521A

    公开(公告)日:2014-04-16

    申请号:CN201280040174.X

    申请日:2012-06-26

    CPC classification number: H03M13/05 H03M13/159

    Abstract: 包括:校验子生成部,将接收数据除以生成多项式而得到的余数多项式的系数作为校验子;信息比特错误模式生成单元,生成信息比特的所有错误模式;校验比特错误模式生成部,对于各信息比特的错误模式,根据校验子值计算校验比特的错误模式;以及纠错部,对于信息比特与校验比特的错误模式的权重为比阈值更小的码的组合,纠正已生成的错误模式。

    纠错编码装置
    56.
    发明授权

    公开(公告)号:CN101147326B

    公开(公告)日:2010-08-18

    申请号:CN200680009474.6

    申请日:2006-03-30

    CPC classification number: H03M13/1102 H03M13/1148 H03M13/116 H03M13/373

    Abstract: 本发明是一种纠错编码装置,使用满足规定的权重分布的低密度奇偶校验矩阵根据输入信息序列(15)生成低密度奇偶校验代码(16),具备:输出上述低密度奇偶校验矩阵的低密度奇偶校验矩阵输出单元(13),其中该低密度奇偶校验矩阵构成为使配置了与行的权重相同数目的循环置换矩阵的行连续出现满足上述规定的权重分布的行数,并且使行的权重逐渐地增加乃至减少。

    LDPC码用检查矩阵生成方法及检查矩阵生成装置

    公开(公告)号:CN100592641C

    公开(公告)日:2010-02-24

    申请号:CN03804524.9

    申请日:2003-02-28

    Inventor: 松本涉

    CPC classification number: H03M13/1151 H03M13/134

    Abstract: LDPC码用检查矩阵生成时,确定列的加权的最大值、成为基本的欧几里得几何码、编码率;用一次线性计划法搜索行的加权和列的加权的最佳集合,使得在固定上述编码率的状态下高斯噪声达到最大;根据规定的模块长及上述编码率算出信息长;采用上述欧几里得几何码进行基于上述信息长的规定的行的删除处理;以规定的顺序随机分割上述行删除后的矩阵的行或列的加权。

    再送控制方法和通信装置
    58.
    发明公开

    公开(公告)号:CN1771684A

    公开(公告)日:2006-05-10

    申请号:CN03826502.8

    申请日:2003-05-28

    Inventor: 松本涉

    Abstract: 在本发明的再送控制方法中,在发送侧的通信装置从接收侧的通信装置接收到NAK的情况下,编码器(101)生成再送时的奇偶校验检查矩阵,使得对初送时的奇偶校验检查矩阵进行变换而得到的不可约标准型的检查矩阵(由检查记号生成矩阵P和单位矩阵构成)成为其一部分,进而将上述再送时的奇偶校验检查矩阵变换为不可约标准型的检查矩阵(由检查记号生成矩阵(P+P′)和单位矩阵构成),进而生成包含上述检查记号生成矩阵(P+P′)的再送时的不可约标准型的生成矩阵,然后,使用上述生成矩阵(P′)和固定长度的信息(m),生成追加奇偶校验(=P′×m),然后,调制器(102)对上述追加奇偶校验进行规定的数字调制并发送。

    通信装置以及通信方法
    60.
    发明授权

    公开(公告)号:CN1197255C

    公开(公告)日:2005-04-13

    申请号:CN00804107.5

    申请日:2000-12-13

    CPC classification number: H03M13/258 H03M13/1515 H03M13/2966 H03M13/2975

    Abstract: 具备有turbo编码器(1)、turbo译码器以及第三判定器(2)。Turbo编码器(1)通过对发送数据的较低2位执行turbo编码,可输出2比特的信息位、具有对各个信息位的纠错能力一致的2比特的冗余位。Turbo译码器(第一译码器(11)、第二译码器(15)等),对有特性恶化可能性的接收信号的低2位执行软判定处理,并且,通过利用里德-索罗门编码执行纠错,而估测出前述低2位的信息位。第三判定器(22),对接收信号中的其它位进行硬判定处理,并估测出其它较高位。

Patent Agency Ranking