基于微内核架构的嵌入式分区操作系统及其设计方法

    公开(公告)号:CN110471647A

    公开(公告)日:2019-11-19

    申请号:CN201910743938.5

    申请日:2019-08-13

    Abstract: 本发明公开了基于微内核架构的嵌入式分区操作系统及其设计方法,该设计方法包括:第一步骤:系统整体设计,规划整个操作系统的架构,对微内核应具备的功能提出要求,对微内核与分区之间的应用程序接口做出规定,明确分区所承担的功能;第二步骤:微内核架构设计,对微内核的结构做出详细说明,细分出各个模块并标定功能;第三步骤:分区设计,设定分区的详细结构。本发明利用微内核提升嵌入式分区操作系统的实时性,通过最简化内核功能,保留基本资源,以最低的开销,保证实时调度策略和系统调用的确定性,从而实现分区间的高效通信和快速上下文切换。

    数据交叉备份与恢复设备及方法

    公开(公告)号:CN110245038A

    公开(公告)日:2019-09-17

    申请号:CN201910546287.0

    申请日:2019-06-21

    Abstract: 本发明提供了一种数据交叉备份与恢复设备及方法,包括总线控制器、远程终端主份机、远程终端备份机和总线耦合器;所述远程终端主份机,用于定时将目标数据导入备份数据并组包发送给总线控制器;所述总线控制器,用于接收和保存所述备份数据,接收并判断所述远程终端备份机的数据恢复请求,向远程终端备份机发送所述备份数据;所述远程终端备份机,用于在获得控制权之后向总线控制器发送数据恢复请求,接收到总线控制器发送的备份数据,进而将所述备份数据导出。本发明解决了星载1553B网络中关键单机或分系统崩溃后备份机自主、无缝恢复到故障发生前正常工作状态和工作流程的问题,取得了提高卫星关键单机在轨运行可靠性的有益效果。

    基于多通信介质扩展发布订阅系统传输协议的方法

    公开(公告)号:CN109639665A

    公开(公告)日:2019-04-16

    申请号:CN201811492903.0

    申请日:2018-12-06

    CPC classification number: H04L69/162 H04L69/164

    Abstract: 本发明提供了一种基于多通信介质扩展发布订阅系统传输协议的方法,通过截断UDP数据流,桥接至反射内存卡,创建监控反射内存卡中是否有数据写入的线程函数,无需开发自适配通信环境层监控反射内存卡中数据是否到来的前提下,利用OpenDDS原本支持的监控网卡中数据到来与否的机制,间接实现监控反射内存卡中数据是否到来。从而实现在保证应用程序调用原有UDP动态库完成发布订阅过程的基础上,且不新增特定传输介质的动态库、不修改自适配通信环境层中监控硬件数据到来的反应器机制内容的前提下,大大加快了基于特定传输介质扩展OpenDDS中数据收发扩展传输协议这一过程,满足强实时系统对高带宽、低时延的要求。

    一种二十通道红外干扰弹电爆识别模块

    公开(公告)号:CN109612334A

    公开(公告)日:2019-04-12

    申请号:CN201811500536.4

    申请日:2018-12-07

    Abstract: 本发明涉及一种二十通道红外干扰弹电爆识别模块,它依据不同类型红外干扰弹在电爆时的点火特性,通过采集红外干扰弹电爆时点火端的电压,实时分析点火电压的幅值和持续时间,识别红外干扰弹是否正常电爆,将识别结果用LED指示灯进行实时地对应显示,同时又将识别结果通过RS232串口实时地发送给外部接收设备,20个识别通道的电压幅值和脉宽参数可以通过RS232串口进行单独配置,可针对不同类型的红外干扰弹配置不同的识别参数,进而实现对多种类型红外干扰弹电爆的识别。

    一种基于FPGA的星载基带设备高速数据接收方法及系统

    公开(公告)号:CN120074642A

    公开(公告)日:2025-05-30

    申请号:CN202510280711.7

    申请日:2025-03-11

    Abstract: 本发明涉及数据接收技术领域,提供了一种基于FPGA的星载基带设备高速数据接收方法,包括以下步骤:S1:基于星载基带设备需要接收来自不同载荷设备的高速数据,且不同所述载荷设备的接口多样、数据特性不同,为星载基带设备的各接收链路分别进行参数配置;S2:使用伴随时钟f0完成输入数据的同步、串并转换;S3:使用系统时钟f1完成所述输入数据的同步,将所述输入数据转换为与系统时钟f1同步的形式;S4:使用所述系统时钟f1完成所述输入数据的缓存。本发明实现了接收链路参数可配置,简化了产品设计的开发时间,提高了设备的通用化程度;使用系统时钟完成高速数据的同步采样处理,有利于优化时钟资源布局布线,提高了产品的设计性能和可靠性。

    精度动态可调的存内计算系统、方法及设备

    公开(公告)号:CN120067043A

    公开(公告)日:2025-05-30

    申请号:CN202510542216.9

    申请日:2025-04-28

    Abstract: 本发明提供了一种精度动态可调的存内计算系统、方法及设备,该系统包括特征值比特动态划分模块、权重比特动态划分的可配置存内计算模块、乘累加结果移位相加模块。其中,特征值比特动态划分模块用于将特征值动态可调地拆分成不同精度,并发送到可配置存内计算模块;可配置存内计算模块中包含八个相同的存内计算核心单元,每个存内计算核心单元存储权重的不同比特,可动态映射权重的1比特;乘累加结果移位相加模块用于将不同权重的存内计算核心单元的乘累加结果进行移位相加获得完整输出特征值。本发明支持精度动态可调的神经网络模型推理加速,提升神经网络推理的高效性。

    软件测评数据维护系统
    58.
    发明授权

    公开(公告)号:CN113900951B

    公开(公告)日:2025-02-07

    申请号:CN202111260072.6

    申请日:2021-10-28

    Abstract: 本发明提供一种软件测评数据维护系统,该系统包括:电子数据包文件集、可视化数据操作界面、数据导入模块、数据库管理接口,可以实现输入文档解析功能、数据分类存储功能、数据加密及管理功能、电子文档生成功能四大主要功能。本发明对软件测评的整个流程进行优化,实现对软件测评过程的结构化数据管理,有效解决现有软件测评过程中数据管理存在的工作繁琐、可维护性差、数据前后不一致性风险、被测件版本升级时数据处理效率低、对第三方编辑器类型及版本依赖程度高等弊端。此外,系统以电子数据包文件集为核心,支持多终端编辑审阅。

    一种基于UVM的AOS数据处理FPGA仿真验证系统

    公开(公告)号:CN114218883B

    公开(公告)日:2025-01-28

    申请号:CN202111511448.6

    申请日:2021-12-06

    Abstract: 本发明提供了一种基于UVM的AOS数据处理FPGA仿真验证系统,通过构建一种基于UVM的AOS数据处理FPGA仿真验证系统实现测试输入随机化和约束自动收敛,同时实时收集MPDU包域中EPDU个数覆盖率、包头位置覆盖率、包尾位置覆盖率、填充包和填充帧发送情况覆盖率,全方位实现功能覆盖率统计。此外,本发明通过计分板群实时获取期望数据EXP堆栈和实测数据ACT堆栈,并进行自动一致性匹配,给出错误帧接收和漏帧情况,大大方便设计人员进行故障定位。最后本发明还提供了通道个数n最大化实现了通用性,通过改变通道个数n和根据速率修改约束更改对应通道的MPDU占比,就能实现任意多个通道的AOS数据处理FPGA仿真验证,可拓展应用于多种宇航型号AOS数据处理系统的FPGA地面仿真验证。

Patent Agency Ranking