公开(公告)号：CN109765476A

公开(公告)日：2019-05-17

申请号：CN201811548555.4

申请日：2016-10-27

Applicant: 电子科技大学

Inventor： 谢小东 ,  杨祎 ,  任子木

IPC: G01R31/28 ,  G06Q30/00

Abstract: 集成电路芯片防伪检测方法，涉及集成电路技术本发明包括下述步骤：1)向集成电路芯片施加激励信号，若芯片响应则进入步骤2)，若未响应则标记芯片状态为异常；2)将芯片响应信号与芯片信息数据库内的预存芯片身份信息进行对比，若响应信号内包含与芯片信息数据库内预存芯片身份信息相符的信息，则进入步骤3)，否则标记芯片状态为异常；3)依据芯片的寿命传感器的输出信息和芯片信息数据库内预存的芯片寿命信息计算芯片的已用时间。本发明能准确的识别假劣芯片，解决克隆/伪造/回收再利用等伪劣芯片泛滥的问题，提高芯片的正品率。

公开(公告)号：CN106385316B

公开(公告)日：2019-03-05

申请号：CN201610794033.7

申请日：2016-08-31

Applicant: 电子科技大学

Inventor： 谢小东 ,  任子木

IPC: H04L9/32

Abstract: PUF模糊提取电路，涉及电子技术，本发明包括下述部分：多数表决模块，用于对相同激励产生的响应数据的各位进行多数表决，以多数表决结果作为多数表决模块的输出结果，所述响应数据为对相同激励源产生的至少三次响应的响应数据；汉明码编码模块，用于对多数表决模块的输出结果进行汉明编码；错误纠正模块，存储有初始化阶段中生成的辅助汉明码，用于与汉明码编码模块的输出对照以检查其错误信息并输出最终响应；多数表决模块的输出端连接汉明码编码模块的输入端，汉明码编码模块的输出端连接错误纠正模块的输入端。本发明所消耗的逻辑资源数量较BCH纠错码实现的模糊提取电路少很多。

公开(公告)号：CN106353619B

公开(公告)日：2019-02-12

申请号：CN201610825580.7

申请日：2016-09-14

Applicant: 电子科技大学

Inventor： 谢小东 ,  易希 ,  李平

IPC: G01R31/00

Abstract: 芯片防伪电路，涉及电子技术。本发明包括下述部分：第一校验单元，其测试电压输入端连接第一MOS管的输入端，第一检测信号输入端通过第一电荷敏感前置放大器接第一比较器的一个输入端，第一比较器的另一个输入端接参考阈值电压输入，第一比较器的输出端作为第一校验单元的输出端接仲裁器的一个输入端；第二校验单元，其测试电压输入端连接第二MOS管的输入端，第二MOS管的输出端作为测试电压的第二输出端，第二检测信号输入端通过第二电荷敏感前置放大器接第二比较器的一个输入端，第二比较器的另一个输入端接参考阈值电压输入；仲裁器的输出端为芯片防伪电路的输出端。本发明具有良好的防伪效果。

公开(公告)号：CN108447848A

公开(公告)日：2018-08-24

申请号：CN201810078552.2

申请日：2018-01-26

Applicant: 电子科技大学

Inventor： 谢小东 ,  李平

IPC: H01L23/525

CPC classification number: H01L23/5252

Abstract: 反熔丝器件的制备方法，涉及半导体技术，本发明包括下述步骤：A、多晶硅淀积；B、对场区上的poly进行N+注入，形成反熔丝下极板；C、在poly上淀积氮化硅层，作为反熔丝介质；D、对多晶硅和氮化硅进行同步刻蚀；E、去除多晶硅上的多余氮化硅；F、形成接触钨塞；G、淀积金属层并刻蚀。本发明的有益效果是，与标准CMOS工艺高度兼容，又具有优良性能，具有良好的经济性。

公开(公告)号：CN106546908A

公开(公告)日：2017-03-29

申请号：CN201610959582.5

申请日：2016-10-27

Applicant: 电子科技大学

Inventor： 谢小东 ,  杨祎 ,  任子木

IPC: G01R31/28 ,  G06Q30/00

Abstract: 集成电路芯片和集成电路芯片防伪检测方法，涉及集成电路技术。本发明的集成电路芯片电路还包括：反熔丝存储器，用于存储集成电路芯片的身份信息；加密模块，用于在加密算法下对激励产生响应信号，所述加密算法系以集成电路芯片的身份信息为秘钥；寿命传感器，与集成电路芯片电路连接，用于检测集成电路芯片的已用时间；输出模块，用于输出加密模块的响应信号或寿命传感器的输出信号；所述加密模块与反熔丝存储器连接，还与输出模块连接，所述输出模块还与寿命传感器连接。本发明能准确的识别假劣芯片，解决克隆/伪造/回收再利用等伪劣芯片泛滥的问题，提高芯片的正品率。

公开(公告)号：CN102709288A

公开(公告)日：2012-10-03

申请号：CN201210155376.0

申请日：2012-05-18

Applicant: 电子科技大学

Inventor： 李平 ,  王刚 ,  李威 ,  张大华 ,  谢小东 ,  李建军 ,  范雪

IPC: H01L27/115 ,  H01L27/112

Abstract: 一种总剂量辐射加固的半导体存储器，涉及集成电路。本发明包括存储单元和选择管，其特征在于，还包括一个第一晶体管，所述第一晶体管与存储单元、选择管串联，并且第一晶体管的栅氧化层厚度小于选择管。本发明的有益效果是，能够在原先半导体存储器的基础上，无需增加额外的掩膜和工艺步骤，以较小的芯片面积为代价，甚至无需牺牲芯片面积，通过串联上较薄栅氧化层厚度的MOS晶体管，即可提高半导体存储器的抗电离辐射能力。