一种基于FPGA的高精度延时方案及实现方法

    公开(公告)号:CN118842450A

    公开(公告)日:2024-10-25

    申请号:CN202410980427.6

    申请日:2024-07-22

    Abstract: 本发明公开了一种基于FPGA的高精度延时方案及实现方法,属于相控阵波束成形技术领域。该方案包括“粗延时+细延时”两个部分,其中粗延时通过触发器打拍模块实现整数倍延时,细延时通过Farrow结构分数延时滤波器实现小数倍延时,其主要模块包括:数据管理模块、FIR滤波器模块、延时量P参数计算模块、乘和累加模块以及下采样模块等;FIR滤波器模块利用系数的奇偶对称性进行设计,并在加法运算中采用分级流水线方法,有效节省FPGA中的乘法器和加法器资源。本发明设计的高精度延时方案能灵活调整延时量,无需重新进行复杂的滤波器参数计算,具有灵活性高、计算速度快、资源消耗小等特点,尤其针对需要实时计算多通道信号延时的应用场景,具有应用价值。

    基于单故障模型的光路由器桥接故障定位方法

    公开(公告)号:CN113115136B

    公开(公告)日:2024-01-30

    申请号:CN202110284642.9

    申请日:2021-03-17

    Abstract: 本发明公开了一种基于单故障模型的光路由器桥接故障定位方法,包括如下步骤:初始化光路由器每个输入端口和输出端口的具体属性,并将所述光路由器中的微环谐振器进行分类,分为入口谐振器和出口谐振器;将所述入口谐振器根据所连的所述输入端口进行分组,并根据所述入口谐振器在所述输入端口处输入与入口谐振器对应的测试信号;待测试信号输入后,获取所述光路由器的各所述输出端口检测到的第一信号,将所述第一信号与无故障状态下所述光路由器的各所述输出端口标准输出信号对比,若所述第一信号与各所述输出端口标准输出信号不相符,则根据输出信号的不同确定出现桥接故障的所述微环谐振器。

    一种用于产生PIT效应的2D石墨烯超材料结构

    公开(公告)号:CN116759819A

    公开(公告)日:2023-09-15

    申请号:CN202310736667.7

    申请日:2023-06-20

    Abstract: 本发明公开了一种用于产生PIT效应的2D石墨烯超材料结构,涉及等离子体诱导透明技术领域,由相互平行的两条石墨烯条带和一个Si衬底阵列单元周期性组成;Si衬底的厚度和index分别为0.15um和3.42;石墨烯条带Strip1的长度和宽度分别为L1和W1,石墨烯条带Strip2的长度和宽度分别为L2和W2,两条石墨烯条带之间的距离为S;本发明提出的2D石墨烯超材料结构的PIT窗口的最大调制深度为96.14%;对周围介质的变化具有1.25THz/RIU的灵敏度,与现有的太赫兹区域内基于PIT效应的超材料传感器相比,传感性能有了很大的提高。

    3D NoC测试规划中的并行测试方法

    公开(公告)号:CN113203940B

    公开(公告)日:2023-06-20

    申请号:CN202110474193.4

    申请日:2021-04-29

    Abstract: 本发明公开一种3D NoC测试规划中的并行测试方法,通过减少相同的测试数据包重复传输时间以及减少路由冲突的发生,缓解拥塞现象导致数据包等待时间从而减少IP核的测试时间,降低测试成本,提高测试效率。在相同的核或相同类型的同构核存在的情况下,可以使用多播流水线路由算法将测试数据包同时路由到相同的核,在多播路由中,测试数据从一个源节点发送到多个目标节点,且测试数据分成若干微片以流水线形式在网络中传输。对于异构核采取单播通信方式,并设计了具有部分自适应的XYZ路由算法即改进XYZ路由算法以减少数据传输时间,达到最小化测试时间与测试功耗的目的。

    位逻辑运算器及电子设备
    49.
    发明公开

    公开(公告)号:CN115482853A

    公开(公告)日:2022-12-16

    申请号:CN202210962228.3

    申请日:2022-08-11

    Abstract: 本申请公开了一种位逻辑运算器及电子设备。其中,触发器,包括多个第一数据模块,第一数据模块包括一对状态互补的第一磁隧道结组;逻辑门,包括多个第二数据模块,第二数据模块包括一对状态互补的第二磁隧道结组;逻辑门,用于根据触发器提供的多位第一运算数据以及由多个第二数据模块输出的多位第二运算数据,得到逻辑运算结果;控制模块,分别与触发器和逻辑门连接,用于根据预设输出控制信号选通并控制第一目标数据模块向逻辑门输出一位第一运算数据,以及从选通的第二目标数据模块读取一位第二运算数据。本申请实施例中,可以实现数据存储的全非易失性以及在逻辑门上的多位扩展逻辑运算,有利于提高逻辑运算效率,优化器件集成度。

    一种二进制全光比较器的双故障误差计算方法

    公开(公告)号:CN114707099A

    公开(公告)日:2022-07-05

    申请号:CN202210258942.4

    申请日:2022-03-08

    Abstract: 本发明提出了一种二进制全光比较器的双故障误差计算方法,该方法主要涉及光片上网络领域,具体在基于微环谐振器(MRR)的逻辑计算电路中,主要用于分析和计算由两个MRR故障而引起的误差。该方法包括,获取无故障模型装置的正确输出结果和双故障模型装置的错误输出结果,比较每一位正确输出结果和每一位错误输出结果之间的关系,计算正确输出结果和错误输出结果之间的位翻转误差、最大位翻转误差以及整个逻辑计算电路的误差概率。本发明实施例用于由n个MRR构成的逻辑计算电路在实际生产和使用过程中因双故障而引发的误差计算,具体以由3个MRR构成的二进制全光比较器的双故障模拟装置为例进行实施。

Patent Agency Ranking