一种基于FPGA的高精度延时方案及实现方法

    公开(公告)号:CN118842450A

    公开(公告)日:2024-10-25

    申请号:CN202410980427.6

    申请日:2024-07-22

    Abstract: 本发明公开了一种基于FPGA的高精度延时方案及实现方法,属于相控阵波束成形技术领域。该方案包括“粗延时+细延时”两个部分,其中粗延时通过触发器打拍模块实现整数倍延时,细延时通过Farrow结构分数延时滤波器实现小数倍延时,其主要模块包括:数据管理模块、FIR滤波器模块、延时量P参数计算模块、乘和累加模块以及下采样模块等;FIR滤波器模块利用系数的奇偶对称性进行设计,并在加法运算中采用分级流水线方法,有效节省FPGA中的乘法器和加法器资源。本发明设计的高精度延时方案能灵活调整延时量,无需重新进行复杂的滤波器参数计算,具有灵活性高、计算速度快、资源消耗小等特点,尤其针对需要实时计算多通道信号延时的应用场景,具有应用价值。

Patent Agency Ranking