-
公开(公告)号：CN107205312A
公开(公告)日：2017-09-26
申请号：CN201610148889.7
申请日：2016-03-16
Applicant: 景硕科技股份有限公司
CPC classification number: H05K1/11 , H05K3/064 , H05K2203/0528 , H05K2203/0723
Abstract: 本发明是一种双层电路板及其制作方法，该双层电路板包含有一双层基材，其上表面设置有一第一层线路，且其下表面设置有一第二层线路，而该双层电路板还包含有至少一导通柱，该至少一导通柱由该双层基材包覆，该至少一导通柱的一端设置于且露出该双层基材的上表面，以与该第二层线路电连接，而该至少一导通柱的另一端与该第一层线路电连接。由于该至少一导通柱的一端露出该双层基材的上表面，因此，该第二线路在对应该导通柱处也就不会有凹陷的情形产生，因而提高该多层电路板的良品率。
-
公开(公告)号：CN107202948A
公开(公告)日：2017-09-26
申请号：CN201610156896.1
申请日：2016-03-18
Applicant: 景硕科技股份有限公司
Abstract: 本发明提供一种高测试密度的电路测试板，包含有一基板、一第一绝缘层、一布线层、一第二绝缘层、多个导电锥，该基板的下、上表面分别设有多个下电极及多个上电极，该些下电极与该些上电极分别电连接；该基板的上表面设置该第一绝缘层，于该第一绝缘层形成该布线层并通过至少一第一连接件电连接部分该些上电极，该第二绝缘层设置于该第一绝缘层，该些导电锥以矩阵排列形成于该第二绝缘层并通过至少一第二连接件电连接该布线层，利用该布线层、该第一连接件、该第二连接件的线路布置，提供电测电力至部分的导电锥，通过该些导电锥的排列提升电测密度。
-
公开(公告)号：CN103531484B
公开(公告)日：2016-12-21
申请号：CN201210233005.X
申请日：2012-07-06
Applicant: 景硕科技股份有限公司
IPC: H01L21/48
Abstract: 本发明提供了一种芯片承载基板结构的制作方法，包含金属基底结构制作步骤、光阻图案层形成步骤、蚀刻步骤、光阻图案层去除步骤、绝缘材料层压合步骤、刷磨步骤、线路层制作步骤以及防焊层制作步骤，金属基底结构制作步骤是制作出两个金属基底层具有一阻隔层的复层结构，在蚀刻步骤中能有效地控制蚀刻深度，使得每一位置及每一次形成的凸块结构的形状以及深度都相同，而能广泛的应用于量产的制程中，并且有效解决现有技术因为深度不相同，所导致的偏移、位置无法恒定及脱层的问题。
-
公开(公告)号：CN103732012B
公开(公告)日：2016-11-16
申请号：CN201210389019.0
申请日：2012-10-15
Applicant: 景硕科技股份有限公司
IPC: H05K3/46
Abstract: 本发明提供一种线路载板的增层方法，包含第一层线路制作步骤、成形铝板准备步骤、胶片开口步骤、压合步骤、铝板移除步骤、研磨步骤、表面金属化步骤、第二层线路制作步骤以及承载板移除步骤，在承载板上形成有凸块的第一线路层、将铝板形成对应于凸块的凹槽，将具有玻璃纤维层的胶片形成对应于凸块的开口，将铝板、胶片及承载板压合后将铝板移除，铝板的凹槽的位置形成突起，再将突起磨平，在表面上形成与第一线路层连接的第二线路层，最后再移除承载板，由于胶片中的玻璃纤维层不因研磨而露出，提升介电层厚度均匀性及线路层的可靠性而提升良率。
-
Patent Agency Ranking
公开(公告)号：CN103582319B
公开(公告)日：2016-10-19
申请号：CN201210250503.5
申请日：2012-07-19
Applicant: 景硕科技股份有限公司
IPC: H05K3/46
Abstract: 一种线路积层板结构的制作方法，包含载体金属化步骤、第一线路层形成步骤、至少一增层步骤、载板去除步骤、支撑边框形成步骤以及防焊层形成步骤，主要在于在去除载板之后以影像转移的方式，在基底的边缘处，且与该第一线路层的位置不重迭处，形成支撑边框，最后再进行防焊层的设置，该结构不含支撑边框的总厚度小于150μm，如此应用于现有的制程中，但未将原先做为基底的至少一金属层完全移除，而是形成支撑边框设置，在不影响线路连接的情况下，能够物理性的支撑线路积层板，以避免薄板弯曲等后续问题。
-
公开(公告)号：CN103681373A
公开(公告)日：2014-03-26
申请号：CN201210336842.5
申请日：2012-09-12
Applicant: 景硕科技股份有限公司
CPC classification number: H01L2224/16225 , H01L2224/32225 , H01L2224/73204 , H01L2924/00 , H01L21/4846 , H01L21/54 , H01L24/81
Abstract: 本发明提供一种芯片及载板的封装方法，包含：薄型芯片载板制作步骤，制作总厚度范围在70μm-150μm的薄型芯片载板，该薄型芯片载板包含介电材料层、藉由介电材料层堆栈且连接的线路金属层，以及凸出介电材料层10μm-15μm的焊垫；结构层制作步骤，在薄型芯片载板的周围上各设置稳固结构；芯片连接步骤，将芯片设置于容置空间中，使芯片的接脚与焊垫连接；以及注入材料填入步骤，是将该芯片下方的容置空间填入注入材料，经封装后总厚度范围在300μm-850μm之间，由于不需胶装封模，能降低封装的总厚度及节省成本，更能藉稳固结构来避免薄型芯片载板弯曲。
-
公开(公告)号：CN103582319A
公开(公告)日：2014-02-12
申请号：CN201210250503.5
申请日：2012-07-19
Applicant: 景硕科技股份有限公司
IPC: H05K3/46
Abstract: 一种线路积层板结构的制作方法，包含载体金属化步骤、第一线路层形成步骤、至少一增层步骤、载板去除步骤、支撑边框形成步骤以及防焊层形成步骤，主要在于在去除载板之后以影像转移的方式，在基底的边缘处，且与该第一线路层的位置不重迭处，形成支撑边框，最后再进行防焊层的设置，该结构不含支撑边框的总厚度小于150um，如此应用于现有的制程中，但未将原先做为基底的至少一金属层完全移除，而是形成支撑边框设置，在不影响线路连接的情况下，能够物理性的支撑线路积层板，以避免薄板弯曲等后续问题。
-
公开(公告)号：CN103547057A
公开(公告)日：2014-01-29
申请号：CN201210242314.3
申请日：2012-07-13
Applicant: 景硕科技股份有限公司
IPC: H05K1/02
Abstract: 一种线路积层板结构，包含一第一线路层、一第一绝缘层、至少一第二线路层、至少一第二绝缘层，以及一支撑边框，线路积层板结构的总厚度低于150um，其中支撑边框设置在第一绝缘层与第一线路层共面的表面的边缘，且不遮蔽该第一线路层暴露于外界的部分，是以至少一种金属材料所制成，藉由利用支撑边框设置于第一绝缘层与第一线路层共面表面的边缘，在不影响线路连接的情况下，物理性的支撑线路积层板，以避免薄板弯曲等后续问题。
-
公开(公告)号：CN103249256A
公开(公告)日：2013-08-14
申请号：CN201210032195.9
申请日：2012-02-14
Applicant: 景硕科技股份有限公司
IPC: H05K3/22
Abstract: 一种线路图案的表面处理结构，形成在印刷电路基板的线路图案上，线路图案的表面处理结构包含由下到上堆叠的第一金属层、第二金属层、以及第三金属层，或第二金属层以及第三金属层，主要是藉由贵金属钯，来阻绝原本线路铜离子的扩散，能使用较低的薄度就能够达到良好的打线接着与锡球焊接效果，进而降低了整体的厚度，进而减少成本，并能达到较佳的均匀度，能够适用于细线路的制作，而提升了工业应用性。
-
-
-
-
-
-
-
-
Search Results
49
records
(took 0.03 seconds)
