-
公开(公告)号：CN114334899A
公开(公告)日：2022-04-12
申请号：CN202011065501.X
申请日：2020-09-30
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L23/522 , H01L23/528 , H01L21/768
Abstract: 本申请涉及半导体技术领域，具体涉及半导体结构及其制备方法，包括：半导体衬底；N层间隔设置的金属互连线,N为≥3的正整数；所述N层金属互连线至少包括第一互连线、第二互连线和第三互连线；所述第一互连线和第三互连线通过过孔接触件相连接，所述过孔接触件贯穿所述第二互连线。通过形成1个过孔贯通多层金属互连线，即可将下部特定的某层金属互连线连接，使得工艺简单化，此外，还减少了不必要的金属互连线形成区域以及不必要过孔的占用空间，改善了工艺不良以及提高了器件的集成度，大大降低了器件的尺寸。
-
公开(公告)号：CN114256086A
公开(公告)日：2022-03-29
申请号：CN202011015513.1
申请日：2020-09-24
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本发明涉及一种半导体反应腔的气路系统、控制方法及半导体加工设备，属于半导体技术领域，解决了现有技术中由于工艺管线内残留气体，导致不同晶片的工艺环境不一样，不同晶片之间一致性差的问题。该系统包括用于提供刻蚀气体的气柜、用于向反应腔输送刻蚀气体的气体输送部、主气体管线和抽气装置；气柜和气体输送部之间通过主气体管线连接；主气体管线上设有抽气装置和用于监测气体压力的压力监测器，并且连接气体输送部和反应腔的气体管线上也设有压力监测器。该控制方法包括取片流程、清洗流程以及进片和图案化处理流程，取片流程、清洗流程以及进片和图案化处理流程中均包括对气体管线进行抽气。本发明提高了不同晶片之间的一致性。
-
公开(公告)号：CN114199934A
公开(公告)日：2022-03-18
申请号：CN202111509666.6
申请日：2021-12-10
Applicant: 佛山市川东磁电股份有限公司 , 中国科学院微电子研究所
IPC: G01N25/20
Abstract: 本发明涉及一种适用于热电堆的塞贝克系数测量结构及其制备方法。其包括衬底以及塞贝克系数待测单元体，还包括测温单元体以及设置于衬底背面的背腔；测量时，利用测试热源对所述测温单元体以及塞贝克系数待测单元体同时进行所需的热激发，通过测温单元体测量得到表征塞贝克系数待测单元体热激发前后的测试温度差ΔT，测量所述塞贝克系数待测单元体在相应热激发状态下的输出电压V，则能确定所述塞贝克系数待测单元体的塞贝克系数。本发明能有效实现塞贝克系数的测量，测量效率高，与现有工艺兼容，安全可靠。
-
公开(公告)号：CN114068321A
公开(公告)日：2022-02-18
申请号：CN202010751670.2
申请日：2020-07-30
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/308 , H01J37/32 , H01L27/108
Abstract: 本发明涉及一种硬掩模去除方法和DRAM的制造方法，属于半导体技术领域，解决了现有的去除硬掩膜方法需要设置保护层否则会导致下层损害或损失。硬掩模去除方法包括：提供半导体衬底；在半导体衬底上方自下而上顺序形成基底材料层、待刻蚀层和硬掩模层图案，其中，基底材料层的材料与硬掩模层的材料为相同或相似物质；以硬掩模层图案为掩模，刻蚀待刻蚀层以形成接触孔，其中，接触孔为高横竖比孔；以及通过等离子体刻蚀去除硬掩模层的剩余材料，并且保持基底材料层未被刻蚀。不需要高横竖比孔中的保护层来保护基底材料层的情况下，在刻蚀后去除硬掩模层时也能够保持基底材料层未被刻蚀。
-
公开(公告)号：CN114018991A
公开(公告)日：2022-02-08
申请号：CN202111095878.4
申请日：2021-09-18
Applicant: 中国科学院微电子研究所
IPC: G01N27/22
Abstract: 本发明涉及一种湿度传感器及其制备方法。一种湿度传感器，包括：半导体衬底；半导体衬底表面形成有介电层；介电层上表面设有金属电容器结构；金属电容器结构上方覆盖有堆叠的多层湿敏层，其中至少一层湿敏层为金属氧化物，至少一层湿敏层为聚酰亚胺；金属电容器结构引出有电极。通过设置多层材料不同的湿敏层提升湿度灵敏度，解决了现有传感器灵敏度低的问题，同时采用的湿敏层材料都为CMOS器件常用材料，因此，制备工艺可以与CMOS工艺很好地兼容。
-
Patent Agency Ranking
公开(公告)号：CN113948493A
公开(公告)日：2022-01-18
申请号：CN202010695472.9
申请日：2020-07-17
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L23/528 , H01L21/768 , H01L27/22 , H01L27/24 , H01L27/11502 , H01L27/11585
Abstract: 本发明提供一种半导体存储器件及其制造方法，存储器件包括：存储单元，该存储单元包括从下至上依次堆叠的底电极、介质层以及顶电极；底部金属线，与底电极连接；顶部金属线，与顶电极连接，且顶部金属线包括从顶部金属线沟槽向下纵向延伸的第一部分以及位于顶部金属线沟槽中的第二部分；层间介质层，环绕在存储单元和顶部金属线周围。本发明能够增加顶部金属线沟槽底部到存储单元介质层的距离。
-
公开(公告)号：CN113808938A
公开(公告)日：2021-12-17
申请号：CN202010530623.5
申请日：2020-06-11
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/311
Abstract: 本申请涉及半导体结构的制造方法多重图形化方法，本申请中在多重图形化方法的侧墙结构制程工艺中，在进行侧墙层刻蚀时，采用了原子层刻蚀工艺，从而有效解决了侧墙倒塌变形和尺寸偏移等问题。
-
公开(公告)号：CN113540027A
公开(公告)日：2021-10-22
申请号：CN202010292274.8
申请日：2020-04-14
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L23/528 , H01L23/532 , H01L21/768 , H01L27/108 , H01L21/8242
Abstract: 本公开提供一种位线结构、其制作方法、半导体存储器及电子设备。本公开的位线结构包括半导体基底；位于所述半导体基底上的至少一条位线；其中，所述半导体基底包括有器件隔离层限定的至少一个有源区，所述位线与所述有源区接触，所述位线包括自所述半导体基底起依次叠加设置的金属层和绝缘层。该位线结构通过将位线从多晶硅‑阻挡金属‑钨结构变更为金属结构，使得位线结构在小于7nm时的局限可以克服。并且去除多晶硅之后，可以进一步堆叠。
-
公开(公告)号：CN113517257A
公开(公告)日：2021-10-19
申请号：CN202010275688.X
申请日：2020-04-09
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L23/528 , H01L21/768
Abstract: 本公开公开了一种半导体结构及其制备方法，所述半导体结构包括：半导体基底；位于所述半导体基底上的介质层；嵌入于所述介质层当中的至少一个凹槽；凹槽中的金属互连线；所述凹槽的内壁具有侧墙。本公开中，在金属互连线周围形成相同序列的氮化物膜层，解决了金属离子在不同膜层界面处容易产生迁移的问题。
-
公开(公告)号：CN113517219A
公开(公告)日：2021-10-19
申请号：CN202010276306.5
申请日：2020-04-09
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/768 , H01L21/02
Abstract: 本公开公开了一种金属刻蚀后防止金属腐蚀的方法，包括：提供一基底，所述基底一侧表面上具有金属层；对所述金属层进行刻蚀；以及在所述金属表面形成氧化膜。本公开中，在金属刻蚀后，在金属表面形成的氧化膜可以阻断大气中的水蒸气与金属表面及其内部残留的氯成分反应，防止金属刻蚀后金属腐蚀的发生。
-
-
-
-
-
-
-
-
-
Search Results
286
records
(took 0.035 seconds)
