一种全数字锁相环电路结构
    41.
    发明公开

    公开(公告)号:CN116488644A

    公开(公告)日:2023-07-25

    申请号:CN202310456358.4

    申请日:2023-04-23

    Applicant: 东南大学

    Abstract: 本发明涉及一种全数字锁相环电路结构,包括时间数字转换模块、可变带宽数字环路滤波器、数控振荡器、分频器和模式控制模块。该电路可以工作在两种模式下:当参考时钟CLKref和反馈时钟CLKfb的相位差较大时,时间数字转换模块的动态范围大,可变带宽数字环路滤波器的带宽较大,扩大了环路的锁相范围;当参考时钟CLKref和反馈时钟CLKfb的相位差较小时,时间数字转换模块的分辨率提高,可变带宽数字环路滤波器的带宽减小,提高了环路的锁相精度。该电路能够有效兼顾环路的锁相范围和锁相精度。

    一种新型场效应晶体管小信号等效电路模型参数提取方法

    公开(公告)号:CN110287582B

    公开(公告)日:2023-06-02

    申请号:CN201910540463.X

    申请日:2019-06-21

    Abstract: 本发明公开了一种利用特征函数的解析迭代法来提取场效应晶体管小信号等效电路模型参数的新型方法,该方法将场效应晶体管小信号等效电路划分成本征子电路、寄生子电路两个子电路。使用寄生子电路特征函数,提取寄生电容、寄生电阻和寄生电感作为第一轮寄生元件参数值。然后,使用第一轮寄生元件参数值剥离寄生电容、寄生电阻和寄生电感,使用本征子电路特征函数提取第一轮本征元件参数值。通过寄生子电路和本征子电路特征函数的差,提取得到第二轮寄生元件参数值,再剥离寄生电容、寄生电阻和寄生电感,使用本征子电路特征函数提取得到第二轮本征元件参数值。反复迭代至收敛到需要的精度。本发明可避免多值解问题,适用于不同工艺的场效应晶体管。

    一种低噪声锁相环电路结构
    43.
    发明公开

    公开(公告)号:CN116155269A

    公开(公告)日:2023-05-23

    申请号:CN202310179886.X

    申请日:2023-02-28

    Applicant: 东南大学

    Abstract: 本发明公开了一种低噪声锁相环电路结构,包括第一电平转换模块、第二电平转换模块、高压鉴频鉴相器、高压电荷泵模块、环路滤波器、压控振荡器、占空比拓展分频器。该结构充分利用了先进工艺下高压管噪声优于低压管噪声的器件特点,最大化降低鉴频鉴相器和电荷泵噪声,同时以很小代价解决了传统做法中在低压鉴频鉴相器和高压电荷泵之间对窄脉冲进行电平转换的难题,提升了电荷泵线性度进而改善锁相环整体抖动。此外,本结构由于采用了高压电荷泵,有效提高了电荷泵输出电压范围,从而可以减小Kvco(压控振荡器的压控增益),以进一步降低整体环路抖动。

    一种毫米波注入锁定二倍频器
    44.
    发明公开

    公开(公告)号:CN115483889A

    公开(公告)日:2022-12-16

    申请号:CN202211221712.7

    申请日:2022-10-08

    Applicant: 东南大学

    Abstract: 本发明公开了一种毫米波注入锁定二倍频器,包括互补推‑推二倍频器电路和注入锁定振荡器两个部分。互补推‑推二倍频器电路用于产生具有二倍频的谐波信号,注入锁定振荡器用于锁定互补推‑推二倍频器电路产生的谐波,互补推‑推二倍频器电路与注入锁定振荡器直接耦合相连;输入的基波信号通过互补推‑推二倍频器电路产生谐波分量,然后与注入锁定振荡器进行直接耦合,实现倍频。相比于传统倍频器结构,本发明在输入功率较小时仍具有较宽的锁定范围,并具备低输入灵敏度、低功耗、高集成度等优点。

    一种高分辨率的两级时间数字转换器及转换方法

    公开(公告)号:CN113835332B

    公开(公告)日:2022-08-23

    申请号:CN202111147913.2

    申请日:2021-09-29

    Applicant: 东南大学

    Abstract: 本发明公开了一种高分辨率的两级时间数字转换器及转换方法,时间数字转换器包括抽头延迟链模块、粗精接口电路模块、游标卡尺型延迟链模块和编码电路模块。抽头延迟链模块和游标卡尺型延迟链模块用于对反馈信号和参考时钟信号的误差进行量化;粗精接口电路模块对抽头延迟链模块的量化结果作出选择,再传输给游标卡尺型延迟链模块,减小由第一级时间数字转换器传递至第二级时间数字转换器的延迟误差,使两级时间数字转换器的量化结果更精确;编码电路模块,通过全数字逻辑电路将延迟链输出转换成为二进制输出。本发明结构和设计简单,具有抽头延迟链较宽的动态范围和游标卡尺型延迟链较高的分辨率两种优点,且芯片面积较小、速率快。

    一种毫米波注入锁定三倍频器
    46.
    发明公开

    公开(公告)号:CN114710119A

    公开(公告)日:2022-07-05

    申请号:CN202210409375.8

    申请日:2022-04-19

    Applicant: 东南大学

    Abstract: 本发明公开了一种毫米波注入锁定三倍频器,包括谐波发生器和注入锁定振荡器两个部分。谐波发生器用于产生谐波信号,注入锁定振荡器用于锁定谐波发生器产生的谐波,谐波发生器与注入锁定振荡器通过变压器耦合相连;输入的基波信号通过谐波发生器产生谐波分量,然后通过变压器耦合到注入锁定振荡器,实现倍频。相比于传统倍频器结构,本发明在输入功率较小时仍具有较宽的锁定范围,并具备超宽带宽、低输入灵敏度、低功耗、高集成度等优点。

    一种毫米波宽带数控振荡器

    公开(公告)号:CN113067550A

    公开(公告)日:2021-07-02

    申请号:CN202110276269.2

    申请日:2021-03-15

    Applicant: 东南大学

    Abstract: 本发明公开了一种毫米波宽带数控振荡器,包括LC谐振腔和负阻电路。LC谐振腔采用电感调谐和电容调谐协同工作的宽带调谐机制,其中,电感调谐采用基于互感开关的片上变压器结构;电容调谐分为三级:电容粗调电路、电容中调电路及电容精调电路,其中,电容粗调电路由开关电容阵列构成;电容中调电路及电容精调电路均由离散电压控制可变电容构成,不需引入开关。与已有的毫米波宽带数控振荡器技术相比,本发明实现的毫米波数控振荡器的带宽更大、寄生电容更小、芯片面积更小,更利于数字锁相环的片内集成,极大节省了整个数字锁相环芯片面积。

    单芯片实现多通道抗干扰超高速无线通信的方法及系统

    公开(公告)号:CN110380747B

    公开(公告)日:2021-05-14

    申请号:CN201910572526.X

    申请日:2019-06-28

    Abstract: 本发明公开了一种单芯片实现多通道抗干扰超高速无线通信的方法及系统,采用抗干扰技术,结合2×2及以上MIMO的多通道技术,采用320MHz及以上的高信道带宽、256QAM及以上的高阶调制方式,并利用单芯片实现超高速无线通信。通信系统包括接收机、发射机、数字基带、大于或等于2根天线以及大于或等于2个开关,接收机包含大于或等于2个接收通道,发射机包括大于或等于2个发射通道。本发明利用抗干扰电路及算法,提高信道选择特性,在有限的可利用频谱资源下,提高单通道信道带宽;抑制多通道之间以及发射信号的干扰,提高频谱利用率及用户连接数量;提高接收机的线性度、降低接收机噪声系数,在高信道带宽下,仍可以采用高阶调制方式。

    宽带注入锁定倍频器
    49.
    发明授权

    公开(公告)号:CN110784178B

    公开(公告)日:2021-05-11

    申请号:CN201911029869.8

    申请日:2019-10-28

    Abstract: 本发明公开了宽带注入锁定倍频器,采用双注入式结构,包含两个谐波发生器和一个注入锁定振荡器。其中谐波发生器用于产生二次及以上谐波信号,注入锁定振荡器用于锁定谐波发生器产生的谐波信号,两个谐波发生器和注入锁定振荡器通过各自内部自带的电感组成的变压器耦合相连;两个谐波发生器将输入的基波信号转换成两路谐波信号,然后分别通过变压器耦合到注入锁定振荡器,实现倍频。相比于传统结构,本发明的宽带注入锁定倍频器,在输入功率较小时仍具有较宽的锁定范围,并具备超宽带宽、低输入灵敏度、低功耗、高集成度等优点。

Patent Agency Ranking