基于电容的补偿电路
    31.
    发明授权

    公开(公告)号:CN113314164B

    公开(公告)日:2022-06-03

    申请号:CN202011318447.5

    申请日:2020-11-23

    IPC分类号: G11C7/24 G11C7/22

    摘要: 本申请案涉及一种基于电容的补偿电路。系统和方法可涉及接收计时信号的第一转变的电路。所述电路还可响应于所述计时信号的所述第一转变而启用特征在于电容的补偿电路,且可接收所述计时信号的后续转变。所述电路还可在启用所述补偿电路之后,将所述电容施加到所述计时信号的所述后续转变,以产生特征在于相对于所述计时信号的工作循环经调整的工作循环的经补偿计时信号。

    写入均衡
    32.
    发明授权

    公开(公告)号:CN113223576B

    公开(公告)日:2022-05-10

    申请号:CN202011353492.4

    申请日:2020-11-27

    摘要: 本申请案涉及写入均衡。一种存储器装置包含经配置以接收写入命令的命令接口及内部写入调整IWA电路系统。所述IWA电路系统经配置以从所述命令接口接收所述写入命令,基于所述所接收写入命令产生内部写入信号IWS,并训练数据选通DQS信号以产生具有与所述存储器装置的时钟CLK的相位对准设置量的DQS信号以使用所述IWS捕获数据信号DQ。

    内部写入均衡电路系统
    33.
    发明授权

    公开(公告)号:CN111837187B

    公开(公告)日:2021-07-16

    申请号:CN201980018444.9

    申请日:2019-03-05

    发明人: M-B·刘 D·B·彭妮

    摘要: 系统及方法包含捕获电路系统,其经配置以使用来自主机装置的数据选通信号从所述主机装置捕获写入信号及输出所述写入信号的一或多个捕获指示。计算电路系统经配置以接收所述数据选通信号、接收所述一或多个捕获指示及确定所述数据选通信号的第一边缘与所述一或多个捕获指示的接收之间的延迟。所述系统及方法还包含传输及控制电路系统,其经配置以在至少部分基于所述延迟的时间发出后续写入信号。

    多相位时钟分割
    34.
    发明授权

    公开(公告)号:CN111164693B

    公开(公告)日:2021-02-26

    申请号:CN201880064072.9

    申请日:2018-08-08

    发明人: D·B·彭妮

    IPC分类号: G11C7/22 G11C7/10

    摘要: 装置和方法包含在半导体装置(10)的命令接口(14)处接收用于将数据写入到存储器(12)的写入命令。在所述半导体装置(10)的数据选通(DQS)引脚处接收外部数据选通(51,52)。使用用于将接收到的数据选通(51,52)分成要在将所述数据写入到所述存储器(12)时使用的多个相位的相位分割电路系统(50)将所述外部数据选通(51,52)分成多个相位。

    库到库数据传送
    35.
    发明授权

    公开(公告)号:CN109416918B

    公开(公告)日:2021-01-15

    申请号:CN201780038377.8

    申请日:2017-06-13

    IPC分类号: G11C7/10

    摘要: 本发明包含用以在存储器单元库之间传送数据的设备及方法。实例包含多个存储器单元库及耦合到多个子阵列的控制器,所述控制器经配置以致使经由内部数据路径操作在所述多个存储器单元库之间传送数据。

    写入电平仲裁者电路
    36.
    发明公开

    公开(公告)号:CN111418018A

    公开(公告)日:2020-07-14

    申请号:CN201880077043.6

    申请日:2018-10-02

    发明人: D·B·彭妮

    IPC分类号: G11C8/10 G11C8/12

    摘要: 装置和方法包含利用包含例如存储器组等存储元件的群组的存储器。命令接口被配置成接收将数据写入到所述存储器的写入命令。接收数据选通以辅助将所述数据写入到所述存储器。相位分割电路被配置成将所述数据选通分割成多个相位以供在将所述数据写入到所述存储器时使用。仲裁者电路被配置成检测所述多个相位中的哪个相位捕获用于所述写入命令的写入开始信号。

    扩展写入前导期间的选通/时钟相位容限的管理

    公开(公告)号:CN111149164A

    公开(公告)日:2020-05-12

    申请号:CN201880062750.8

    申请日:2018-08-09

    发明人: D·B·彭妮

    摘要: 耦合到主机装置的存储器装置(10)可以在写入操作期间接收时钟信号和数据选通信号(DQS),所述时钟信号和所述数据选通信号(DQS)可以呈现偏斜。存储器规范可以包含写入前导,即在写入操作开始时提供的所述数据信号中的前导。提供了解码所述前导中的特定特征并且可以放宽偏斜容限的存储器装置(10)。所述存储器装置(10)可以包含可配置的解码器(500),所述可配置的解码器(500)可以基于所述前导或前导类型中的所述特征来调整。例如,存储器装置(10)可以基于前导的特定类型采用上升边沿、下降边沿、低电平或高电平。所述时钟信号和所述数据选通信号(DQS)之间的偏斜容限可以通过采用早期写入命令启动点、使用训练机制来进一步改进。

    用于确定极值数值的设备、系统及方法

    公开(公告)号:CN112071348B

    公开(公告)日:2024-10-29

    申请号:CN202010493174.1

    申请日:2020-06-03

    IPC分类号: G11C15/04 G06F16/903

    摘要: 本发明的实施例涉及用于确定极值数值的设备、系统及方法。数值可存储于堆栈的文件中,其中所述数值的每一位存储于所述文件的内容可寻址存储器CAM单元中。每一文件可与提供累加器信号的累加器电路相关联。可执行极值搜索操作,其中将比较位序列以逐位方式与所述数值的每一位进行比较。所述累加器电路各自提供指示相关联文件中的所述数值是否为极值的累加器信号。极值搜索操作的实例包含找出所述数值的最大值及所述数值的最小值。

    用于跟踪受害者行的设备和方法

    公开(公告)号:CN112017712B

    公开(公告)日:2024-06-25

    申请号:CN202010472590.3

    申请日:2020-05-29

    IPC分类号: G11C11/406 G11C11/408

    摘要: 本申请涉及用于跟踪受害者行的设备和方法。受害者行的地址能够基于在存储器中存取的行而确定。受害者地址能够进行存储,并且与每次受害者行“受害”时的计数相关联。当受害者行的所述计数达到阈值时,所述受害者行能够进行刷新,以保留存储在所述行中的数据。在所述受害者行刷新之后,所述计数能够重设。在存取受害者行时,也能重设所述计数。较近受害者行(例如,+/‑1)的所述计数的调整速率可以快于较远受害者行(例如,+/‑2)的计数的调整速率。这可以使较近受害者行的刷新速率高于较远受害者行的刷新速率。

    用于调整受害者数据的设备和方法

    公开(公告)号:CN112185443B

    公开(公告)日:2024-04-26

    申请号:CN202010602163.2

    申请日:2020-06-29

    IPC分类号: G11C11/406 G11C11/408

    摘要: 本申请涉及用于调节受害者数据的设备和方法。存储被存取字线的地址。还存储与和所述被存取字线相关联的受害者字线有关的数据。所述受害者字线可以具有关于多条被存取字线存储的数据。在目标刷新操作或自动刷新操作期间刷新所述受害者字线时,对与所述受害者字线有关的所述数据进行调整。在存储器存取操作期间对所述受害者字线进行存取时,对与所述受害者字线有关的所述数据进行调整。