具有P-型欧姆接触层的发光二极管外延结构

    公开(公告)号:CN105702829B

    公开(公告)日:2019-05-31

    申请号:CN201610257517.8

    申请日:2016-04-22

    Abstract: 本发明具有P‑型欧姆接触层的发光二极管外延结构,涉及以电极为特征的至少有一个电位跃变势垒或表面势垒的专门适用于光发射的半导体器件,该结构从下至上顺序包括衬底、缓冲层、N‑型半导体材料层、多量子阱层、P‑型电子阻挡层、P‑型半导体材料传输层和P‑型欧姆接触层,其中,P‑型欧姆接触层的组成为AlxInyGa1‑x‑yN,其中0≤x<1,0≤y<1,0≤1‑x‑y,并且组分量是渐变的,沿着生长方向其晶格常数逐渐增加,并且禁带宽度逐渐减小。本发明克服了现有技术存在的宽禁氮化物半导体难于形成P型欧姆接触和空穴供应困难的缺陷,提高了LED的发光效率。

    一种具备多重发光的单一量子点材料及其制备方法

    公开(公告)号:CN108395892A

    公开(公告)日:2018-08-14

    申请号:CN201810441023.4

    申请日:2018-05-10

    CPC classification number: C09K11/883

    Abstract: 本发明为一种具备多重发光的单一量子点材料及其制备方法。该材料由以量子垒为中心的对称超晶格结构组成,内部垒阱位置为:中心为中心量子垒,两侧均从内到外依次为:第一发光量子阱/第一量子垒/第二发光量子阱/第二量子垒/…/第N发光量子阱/第N量子垒/边量子垒;所述的N为自然数=2~10;量子垒的禁带宽度范围为2.7~4.2eV,且中心量子垒和边量子垒的禁带宽度不小于其他量子垒,禁带宽度差在0~1.5eV;邻近量子阱的禁带宽度差在0.1~2eV。本发明克服了传统量子点单色发光在白光LED封装上用量配比繁琐的缺点,同时克服了现有硅酸盐体系全色单一白光荧光粉所具有的红光缺失、激发光吸收率低的缺点。

    一种薄膜晶硅钙钛矿异质结太阳电池及其制备方法

    公开(公告)号:CN105449103B

    公开(公告)日:2018-06-22

    申请号:CN201510783542.5

    申请日:2015-11-15

    CPC classification number: H01L51/4213 Y02E10/549 Y02P70/521

    Abstract: 本发明一种薄膜晶硅钙钛矿异质结太阳电池及其制备方法,涉及专门适用于将光能转换为电能的半导体器件,是一种具有电子空穴复合抑制结构层的薄膜晶硅钙钛矿异质结太阳电池,由透明导电基底、P型薄膜晶硅层、电子空穴复合抑制结构层、钙钛矿光吸收层、由致密二氧化钛构成的电子传输层和背电极构成,其中,钙钛矿光吸收层与P型薄膜晶硅层具备相匹配的能级,在P型晶硅薄膜层与钙钛矿光吸收层之间加有SiO2构成的电子空穴复合抑制结构层。本发明克服了现有技术中的薄膜晶硅钙钛矿异质结太阳电池可能存在的漏电流和内部短路的缺陷。

    具有电子能量调节层的发光二极管外延结构

    公开(公告)号:CN105895765B

    公开(公告)日:2018-05-11

    申请号:CN201610257519.7

    申请日:2016-04-22

    Abstract: 本发明具有电子能量调节层的发光二极管外延结构,涉及至少有一个电位跃变势垒或表面势垒的专门适用于光发射的半导体器件,从上至下顺序包括衬底、缓冲层、第一N型半导体材料、电子能量调节层、第二N型半导体材料层、多量子阱层、P型电子阻挡层和P‑型半导体材料传输层,其中电子能量调节层的相对介电常数为8.5~15.3,小于第一N型半导体材料层和第二N型半导体材料层的介电常数,其厚度为1~5000nm,材料为n‑型掺杂,并且其掺杂元素浓度需大于第一N型半导体材料层和第二N型半导体材料层,n‑型掺杂是通过掺杂Si、Ge、O或H元素实现,克服了现有技术存在在减小漏电子电流的同时却影响空穴的注入效率的缺陷。

    一种基于h-BN隧穿结为空穴注入层的发光二极管外延结构

    公开(公告)号:CN107293624A

    公开(公告)日:2017-10-24

    申请号:CN201710636724.9

    申请日:2017-07-31

    CPC classification number: H01L33/14 H01L33/0075 H01L33/06

    Abstract: 本发明涉及一种基于h-BN隧穿结为空穴注入层的发光二极管外延结构,其特征在于该外延结构包括衬底、n型半导体材料层、多量子阱层、p-型电子阻挡层、p-型半导体材料层、p-型重掺杂半导体材料层、h-BN层和n-型重掺杂半导体材料层,其中h-BN层相对介电常数取值为3~5.1,该相对介电常数小于p-型重掺杂半导体材料层的相对介电常数和n-型重掺杂半导体材料层,h-BN层的厚度为1nm~5nm;所述p-型重掺杂半导体材料层、h-BN层和n-型重掺杂半导体材料层共同构成隧穿结。该发光二极管外延结构具有能提高LED器件空穴注入效率的隧穿结结构,增加了载流子的隧穿几率,同时改善了电流扩展效应,显著提高LED内量子效率和光输出功率。

    一种LED的芯片结构及其制备方法

    公开(公告)号:CN105932129B

    公开(公告)日:2018-11-02

    申请号:CN201610260335.6

    申请日:2016-04-22

    Abstract: 本发明一种LED的芯片结构及其制备方法,涉及至少有一个电位跃变势垒或表面势垒的专门适用于光发射的半导体器件,从上至下顺序包括衬底、缓冲层、N型半导体材料、多量子阱层、P‑型半导体材料、绝缘层、电流扩展层、P型欧姆电极和N型欧姆电极,其中绝缘层所用材质为无掺杂的AlN、Al2O3、SiO2、Si3N4、金刚石、LiF或PMMA,厚度为0.5~20nm;通过插入绝缘层,减少P‑型半导体材料与金属接触处的耗尽区长度,提高空穴浓度,增加空穴遂穿概率,减小P‑型半导体材料/P‑电极的接触电阻,提高内量子效率和电光转化效率,克服了现有技术存在LED器件中P‑型半导体材料掺杂效率不高,空穴注入效率低的缺陷。

    具有双层微纳米阵列结构的LED图形化衬底的制作方法

    公开(公告)号:CN105226144B

    公开(公告)日:2017-12-26

    申请号:CN201510786400.4

    申请日:2015-11-16

    Abstract: 本发明具有双层微纳米阵列结构的LED图形化衬底的制作方法,涉及半导体器件,步骤是:旋涂第一光刻胶层;制作具有微纳米点阵列的第一光刻胶层;第一次干法刻蚀;湿法去除具有微纳米点阵列的第一光刻胶层;旋涂第二光刻胶层;制作具有微纳米点阵列的第二光刻胶层;第二次干法刻蚀;湿法去除具有微纳米点阵列的第二光刻胶层,制得具有双层微纳米阵列结构的LED图形化衬底。本发明方法通过第一层微纳米结构的设计提高GaN的晶格质量,而第二层微纳米结构的设计提高LED的光提取效率,克服了现有技术存在的无法同时兼顾提高GaN晶格质量和最大化提高LED光提取效率的缺陷。

    一种发光纳米颗粒及其制备方法

    公开(公告)号:CN106590624A

    公开(公告)日:2017-04-26

    申请号:CN201611101035.X

    申请日:2016-12-05

    CPC classification number: C09K11/02 C09K11/703

    Abstract: 本发明公开了一种发光纳米颗粒及其制备方法。所述发光纳米颗粒是具有n层核壳结构的发光纳米颗粒,包括半导体材料形成的发光纳米颗粒核、第一包覆材料形成的奇数包覆层和第二包覆材料形成的偶数包覆层,克服了现有技术中核材料和壳材料之间的晶格失配和内建应力的缺陷。所述发光纳米颗粒的制备方法,采用在发光纳米颗粒核表面不断生长包覆层的方法,简单易行。

Patent Agency Ranking