-
-
公开(公告)号：CN116866167A
公开(公告)日：2023-10-10
申请号：CN202310807718.0
申请日：2023-07-03
Applicant: 无锡沐创集成电路设计有限公司
IPC: H04L41/0803 , H04L41/0823
Abstract: 本申请涉及计算机网卡领域，公开了一种网卡混合亲核的硬件绑定方法、装置及存储介质。所述方法包括：根据绑定需求确定所述配置寄存器的配置信息；根据所述配置信息通过预设配置指令对所述配置寄存器执行配置操作；根据所述配置寄存器执行网卡与CPU核或网卡与NUMA之间的绑定操作。在减少CPU使用的情况下，增加网卡报文转发性能，减少了内存跨NUMA访问，同时简化了配置流程，配置更方便快捷；可以将不同网卡进行隔离，提高了网卡转发性能；配置更加灵活、方便，可以实现跨NUMA访问以及网卡的核间隔离。
-
公开(公告)号：CN116028426B
公开(公告)日：2023-08-15
申请号：CN202310309334.6
申请日：2023-03-28
Applicant: 无锡沐创集成电路设计有限公司
IPC: G06F15/173 , G06F13/42 , H04L49/901 , H04L49/90
Abstract: 本申请涉及计算机网卡技术领域，公开了一种多PCIe通路网卡及上送报文的单网口网卡驱动方法。所述多PCIe通路网卡包括：多个PCIeIPCore，一端通过AHB总线分别与主时钟模块和MACIPCore电连接，另一端通过具备相同或不同PCIe通道的PCIe插槽与PHY模块电连接，用于配置多个PCIe通路。通过FPGA实现了网卡的相关功能，并将PCIe通路分成一个主PCIe通路和多个从属PCIe通路；解决了网口上行通路跟CPU交互的物理带宽瓶颈，提升了网口性能；可适用于更多不同类型的主机；解决了现有条件下网卡所支持的PCIe接口类型和PCIe接口个数受限制的问题。
-
公开(公告)号：CN116150046B
公开(公告)日：2023-07-14
申请号：CN202310430252.7
申请日：2023-04-21
Applicant: 无锡沐创集成电路设计有限公司
Inventor： 朱敏
IPC: G06F12/0806
Abstract: 本申请公开一种高速缓存电路，涉及数据传输技术领域，用于实现高速数据的缓存，针对目前的高速缓存电路在数据处理效率上仍有待提高的问题，提供一种高速缓存电路，通过由SRAM作为底部结构组成的数据缓冲模块作为存储介质实现高速数据缓存，由于SRAM本身具有支持行、列读/写，且无需动态刷新等优势，在数据的读/写上可以得到更高的效率。另外，SRAM结构相对SDRAM更为简单，容易集成到芯片内部。并且，本申请还通过数据输入/输出处设置的多路选择模块实现高速数据的分路，进而由多个数据缓冲模块实现数据的交替读/写，使得数据的写入和读出不间断，更进一步的提高了数据缓存的读/写效率。
-
公开(公告)号：CN115344881B
公开(公告)日：2023-07-04
申请号：CN202211276219.5
申请日：2022-10-19
Applicant: 无锡沐创集成电路设计有限公司
Abstract: 本申请公开了一种硬盘加密解密装置、方法、硬盘及I/O接口。所述装置包括：第一接口模块，与第一存储模块电连接，用于连接上位机；第二接口模块，与第二存储模块电连接，用于连接目标硬盘；第一存储模块，分别与第一接口模块和加密解密模块连接，用于存储待加密数据；第二存储模块，分别与第二接口模块和加密解密模块电连接，用于存储对待加密数据加密后得到的已加密数据；加密解密模块，用于对待加密数据执行加密操作；控制模块，用于初始化接口模块和加密解密模块；其中，第一存储模块和第二存储模块均包括FIFO存储器。数据流控由硬件通过总线控制，可传输任意长度的数据，减少了拷贝次数，提高了操作效率和传输速度，控制器占用率低。
-
Patent Agency Ranking
公开(公告)号：CN112422530B
公开(公告)日：2023-05-30
申请号：CN202011214804.3
申请日：2020-11-04
Applicant: 无锡沐创集成电路设计有限公司
Inventor： 朱敏
-
公开(公告)号：CN115344237B
公开(公告)日：2023-03-28
申请号：CN202211279542.8
申请日：2022-10-19
Applicant: 无锡沐创集成电路设计有限公司
Abstract: 本申请公开了一种结合Karatsuba和蒙哥马利模乘的数据处理方法，涉及数据加密领域，该方法结合Karatsuba和蒙哥马利模乘以快速实现模乘运算，利用小位宽的乘法器即可快速完成乘法运算，Karatsuba可以加速大整数乘法的运算，降低大整数乘法的计算复杂度，而且本申请在设计乘法器位宽时，直接预留进位，使得乘法运算和加法运算可以同步推进，从而可以优化整个数据处理过程的时序，进一步缩短计算耗时，从而可以在占用较小面积的基础上还可以有较少的计算耗时，电路面积与计算时间都有较优的表现。
-
公开(公告)号：CN115543882B
公开(公告)日：2023-03-14
申请号：CN202211512865.7
申请日：2022-11-30
Applicant: 无锡沐创集成电路设计有限公司
IPC: G06F13/38
Abstract: 本申请公开了一种不同位宽总线间的数据转发装置及数据传输方法。所述装置包括：第一总线协议转换模块，用于对从第一总线接收的第一数据进行格式转换得到第一转换数据，并将第一转换数据发送至第一拼接拆分模块；第一拼接拆分模块，用于将一个或多个时钟周期内接收到的第一转换数据进行拼接处理以得到第一处理数据并将第一处理数据发送至异步存储模块；异步存储模块，用于存储第一处理数据；第二拼接拆分模块，用于将第一处理数据透传至第二总线协议转换模块；第二总线协议转换模块，用于将第一处理数据发送至第二总线。实现了两条不同位宽的总线间的全自动数据传输，并通过等待超时机制保证了传输效率，采用双缓存机制增加存储模块的使用效率。
-
公开(公告)号：CN115577397A
公开(公告)日：2023-01-06
申请号：CN202211568617.4
申请日：2022-12-08
Applicant: 无锡沐创集成电路设计有限公司
Abstract: 本发明提供了一种数据处理方法、装置、设备及存储介质，涉及计算机技术领域。数据处理方法包括：响应于多个进程发送的多个运算请求，生成多个请求数据包；将多个请求数据包存入请求消息队列中，多个请求数据包在请求消息队列中被分别配置有标记地址和进程编号，使密码芯片依次对多个请求数据包进行运算，得到多个响应数据包；在密码芯片将多个响应数据包存入响应消息队列后，控制多个进程根据标记地址和进程编号，依次获取多个响应数据包。通过为多个数据包分别配置标记地址和进程编号，使每个数据包与进程关联。在多个进程共享一组消息队列时，数据包可以准确返回给对应的进程，解决了由于有限的消息队列造成的密码芯片使用率低的问题。
-
公开(公告)号：CN115499505A
公开(公告)日：2022-12-20
申请号：CN202211442353.8
申请日：2022-11-18
Applicant: 无锡沐创集成电路设计有限公司
IPC: H04L67/565 , G06F13/40 , G06F9/4401 , G06F13/10
Abstract: 本发明提供了一种USB网卡和通信方法，涉及网络通信技术领域。USB网卡包括：数据处理电路，用于接收第一以太网数据，并对第一以太网数据进行校验和卸载，得到第二以太网数据；缓存器，用于缓存第二以太网数据；数据读取电路，用于从缓存器中读取第二以太网数据；以及数据转换电路，用于接收数据读取电路读取的第二以太网数据，并将第二以太网数据转换为第一USB数据，其中第一USB数据用于写入外部设备。由硬件电路执行数据传输过程，通过数据读取电路对数据进行搬运，通过数据转换电路对数据的格式进行处理，极大地缓解数据传输过程中USB网卡运行内部应用程序而造成的处理器CPU占用率过大的现象，解决了数据传输效率低下的问题。
-
-
-
-
-
-
-
-
-
Search Results
148
records
(took 0.072 seconds)
