公开(公告)号：CN116322071A

公开(公告)日：2023-06-23

申请号：CN202310214218.6

申请日：2023-03-08

Applicant: 南京邮电大学

Inventor： 孙华斌 ,  于晓辰 ,  许智奇 ,  李长青 ,  徐勇 ,  吴洁 ,  于志浩 ,  陈子龙

IPC: H10K19/10 ,  H10K10/46 ,  H10K71/12 ,  H10K10/82

Abstract: 本发明属于半导体器件物理领域，公开了一种由垂直有机晶体管构成的反相器，该反相器包括串联的垂直结构的PMOS和垂直结构的NMOS，垂直结构的PMOS包括衬底、底栅、栅氧化层、在栅氧化层表面的graphene、在graphene上层的有机半导体层DPPT‑TT+N2200和蒸镀的源极和漏极Au，垂直结构的NMOS包括衬底、底栅、栅氧化层、在栅氧化层表面的graphene、在graphene上层的有机半导体层N2200+DPPT‑TT和蒸镀的源极和漏极Au，DPPT‑TT+N2200和N2200+DPPT‑TT通过提拉方式形成膜。本发明相比于传统水平结构的反相器，有更低的工作电压。

公开(公告)号：CN114665020A

公开(公告)日：2022-06-24

申请号：CN202210299035.4

申请日：2022-03-25

Applicant: 南京邮电大学

Inventor： 徐勇 ,  饶锦航 ,  高相林 ,  严宇 ,  戴晓菡 ,  窦存花 ,  陈泉桦 ,  陈子龙 ,  于志浩 ,  孙华斌 ,  吴洁

IPC: H01L51/40 ,  H01L51/05 ,  H01L51/10

Abstract: 本发明公开了一种高性能底栅底接触聚合物场效应晶体管的制备方法，所述的晶体管器件包括：衬底、绝缘层、半导体层和源漏电极，所述的制备方法首先以蒸镀的方式在绝缘层上方蒸镀形成源漏电极，继而通过旋涂的方式在其上方形成半导体层；当选用IDT‑BT作为有源半导体层时，源漏电极的厚度为20‑30nm，当选用DPPT‑TT作为有源半导体层时，源漏电极的厚度为40‑50nm。本发明的发明人经过大量实验，发现通过固定半导体层的厚度，并调整源漏电极的厚度，会影响底栅底接触聚合物场效应晶体管的性能，发明人通过使用蒸镀仪蒸镀了不同厚度的源漏电极，在将不同电极厚度下器件的性能参数对比之后，发现了源漏电极的最佳厚度，此时能获得电学性能最优的有机薄膜晶体管器件。