-
公开(公告)号：CN103927290A
公开(公告)日：2014-07-16
申请号：CN201410156677.4
申请日：2014-04-18
Applicant: 南京大学
IPC: G06F17/16
Abstract: 本发明涉及一种任意阶下三角复矩阵求逆运算方法，包括如下步骤：（1）设置一取倒单元，用于对N阶矩阵L的对角线元素进行取倒运算，并输出取倒后的矩阵；（2）设置一乘累加单元，用于接收所述取倒后的矩阵，对矩阵第i行中前i-1个元素进行乘累加运算；（3）设置一取反乘单元，用于接收对应于第i行矩阵元素的所述累加结果，进行取反运算后再与第i行的对角线元素相乘，得到逆矩阵L-1的第i行的矩阵元素。整个过程采用多组乘累加单元进行并行计算。有益效果为：可以实现任意阶下三角复矩阵的求逆运算，不受运算单元数量的制约；仅采用一个复数加法器和一个复数乘法器的乘累加器设计，节省了硬件资源，并通过有效的并行化方式保证了运算效率。
-
公开(公告)号：CN103838704A
公开(公告)日：2014-06-04
申请号：CN201310739716.9
申请日：2014-03-20
Applicant: 南京大学
IPC: G06F17/14
Abstract: 本发明涉及一种高吞吐率的FFT加速器，特征在于包括数据存储模块，用于数据的读写与传输；地址生成模块，为数据存储模块提供数据传输的目标地址；FFT加速模块，对由数据存储模块输出的数据进行FFT。有益效果为：采用单路延迟反馈结构，具有吞吐率高的特点，又能有效的节约片内存储资源。该FFT加速器一方面支持高级可扩展接口接口流水输入，另一方面支持乒乓输出。即在数据输入时，无需缓存空间，直接将数据送入到FFT运算部件，进行FFT运算，而数据输出时，通过缓存进行倒序输出。
-
公开(公告)号：CN103810137A
公开(公告)日：2014-05-21
申请号：CN201410004881.4
申请日：2014-01-07
Applicant: 南京大学 , 中国电子科技集团公司第十四研究所
Abstract: 本发明涉及一种基于多FPGA平台的NCS算法并行化的方法，包括子孔径处理与合成孔径处理，所述子孔径处理与合成孔径处理通过两级流水线并行处理；所述子孔径处理中采用流水并行处理方式；所述子孔径处理与合成孔径处理中相互独立的若干数据处理任务分配在若干个芯片中并行执行。有益效果为：利用了多核硬件架构，将将运算任务划分为多个子任务分配到不同芯片的处理单元中分别处理，从而实现任务处理的并行化，有效的提高了片上软件的效率。
-
公开(公告)号：CN103698721A
公开(公告)日：2014-04-02
申请号：CN201310738425.8
申请日：2013-12-30
Applicant: 南京大学
IPC: G01R33/07
Abstract: 本发明涉及一种CMOS片上三维微型磁检测传感器的霍尔传感单元，其特征在于包括至少一个用于检测Z方向磁感应分量的水平霍尔器件和若干个用于检测X和Y方向磁感应分量的垂直霍尔器件，所述水平霍尔器件与垂直霍尔器件通过分布组合的方式设于CMOS片上。有益效果为：能够在100um*100um以内的芯片上以低成本实现精确测量某点磁通量密度B矢量的大小和方向；还能把信号调理电路与传感单元以最近的方式连接，对降低噪声和提高灵敏度极其有利；同时能把数字信号处理部分集成在同一芯片内。
-
公开(公告)号：CN101782634B
公开(公告)日：2013-07-10
申请号：CN201010112400.3
申请日：2010-02-23
Applicant: 南京大学
IPC: G01R33/07
Abstract: 一种片上一体化微型集成磁传感器，由霍尔器件、动态失调消除电路、迟滞比较电路、逻辑控制与振荡器电路和H桥输出电路组成，逻辑控制与振荡器电路提供由同一个时钟信号通过反相得到的两个互补时钟信号CLK1和CLK2；动态失调消除电路包括仪用放大器和采样电容，在时钟信号CLK1和CLK2下，霍尔器件的电压信号输入仪用放大器，迟滞比较电路为施密特触发电路，以CLK1为时钟信号，CLK1信号为高时，保持迟滞比较电路保持输出不变，CLK1信号为低时，动态失调消除电路的输出与迟滞比较电路的参考电压进行比较。本发明电路性能的稳定性好，生产成本低，减少生产环节、测试环节，降低封装难度，适合大批量自动化工业生产。
-
Patent Agency Ranking
公开(公告)号：CN102158380A
公开(公告)日：2011-08-17
申请号：CN201110041623.X
申请日：2011-02-21
Applicant: 南京大学
Abstract: 本发明公开了一种基于统计时分复用技术的多簇片上网络架构，该架构在簇内采用基于统计时分复用技术的总线结构；在总线上设有主设备、从设备、总线部件及统计时分复用控制单元；统计时分复用控制单元与主设备、从设备及总线部件连接；其中，从设备包括存储器及具有等待机制的网络接口；总线部件包括仲裁器、解码器以及多路选择器；统计时分复用控制单元统筹控制总线上主设备、从设备来实现统计时分复用机制；具有等待机制的网络接口接收总线上主设备发起的数据传输请求，并在满足触发条件情况下触发传输。本发明可以有效降低网络负荷、减小通信延时，进而提高片上网络系统整体性能，因此有着良好的实用价值和广泛的应用前景。
-
公开(公告)号：CN102075578A
公开(公告)日：2011-05-25
申请号：CN201110021693.9
申请日：2011-01-19
Applicant: 南京大学
IPC: H04L29/08
Abstract: 本发明公开了一种基于分布式存储单元的层次化片上网络架构，该层次化片上网络架构顶层采用二维网格架构集成运算簇及全局共享存储单元；在运算簇内部采用由簇内总线和私有总线构成的层次化总线架构，且簇内总线和私有总线通过总线桥通讯；所述簇内总线上集成网络接口和簇内共享存储单元；所述私有总线上集成私有存储单元和处理器核。本发明中存储系统分为三级：单核私有存储单元，簇内共享存储单元和全局共享存储单元。本发明采用层次化总线及网络架构混合互连方式构建整个NoC通信系统，同时将存储单元也划分到各个层次，有效提高系统通信性能，缓解访存压力，改善片上网络整体通讯性能。
-
公开(公告)号：CN101808032A
公开(公告)日：2010-08-18
申请号：CN201010118584.4
申请日：2010-03-04
Applicant: 南京大学 , 中国电子科技集团公司第十四研究所
IPC: H04L12/56
Abstract: 本发明公开了一种面向静态XY路由算法的二维网格片上网络路由器优化设计方法，该方法分别对路由器的输入和输出通道进行优化设计，并根据路由器在网格中的不同位置，对其进行异构设计。在输入通道中，由于静态XY路由算法中南、北方向的输入通道不向东、西方向的输出通道发出请求，且任一输入通道都不产生回传请求，因此对各输入通道中的路由逻辑分别进行简化。在输出通道中，东、西方向输出通道只需处理2个输入通道的请求，而其余通道也只需处理4个输入请求。对于二维网格结构的NoC，位于网格边缘和拐角的路由器分别只需4对和3对输入、输出通道。本发明可以有效提高片上网络路由器的最大工作频率，减小其硬件开销，有着良好的应用价值。
-
公开(公告)号：CN1598443A
公开(公告)日：2005-03-23
申请号：CN200410041940.1
申请日：2004-09-10
Applicant: 南京大学
CPC classification number: F25B21/00 , F25B2321/0023 , Y02B30/66
Abstract: 胶体微球自组装及二维、三维胶体晶体的制备方法，在一个两平板平行间隔的空间内，设有一个三面密封、一端开口的微腔系统，先将胶体悬浊液注入微腔内。然后微腔系统开口向斜下方，由于微球的重力大于悬浊液对其的浮力，微球首先在微腔的一个衬底上形成一无序密排结构，然后利用微腔内的胶体悬浊液从开口向内部的干燥过程中，即液面从微腔的开口位置不断向内移动的过程中，微球在其表面张力的二次作用下自组织而形成有序结构。本发明适用于重力大于胶体悬浊液浮力的胶体微球的自组装过程，特别是解决了直径大于1微米的大质量的二氧化硅微球自组织组装的技术问题。
-
公开(公告)号：CN1186639C
公开(公告)日：2005-01-26
申请号：CN03152879.1
申请日：2003-08-29
Applicant: 南京大学
Abstract: 加权门积分组微弱信号相关检测电路及应用，采用运算放大器对门积分电路充电电流进行线性叠加运算，且在门积分电路设计二个以上的权值电阻(R1，2R1，4R1，8R1)，多个权值电阻可以组合输出各台阶权值，称为合成权值。本发明的设计是基于这样一种假设：如果在检测前我们不仅了解信号的频率相位特征而且知道信号的波形特征，那么就可以利用这个认识获取更佳的检测手段。本发明消除了谐波干扰，降低了噪声。提高了测量精度，虽然速度略有降低。在具体仪器上包括：法拉第效应测试仪、振动样品磁强计、电感电容测量仪等。
-
-
-
-
-
-
-
-
-
Search Results
265
records
(took 0.025 seconds)
