-
公开(公告)号：CN113177388A
公开(公告)日：2021-07-27
申请号：CN202110735624.8
申请日：2021-06-30
Applicant: 北京智芯微电子科技有限公司 , 北京理工大学 , 国网山东省电力公司信息通信公司 , 国网思极紫光(青岛)微电子科技有限公司 , 国家电网有限公司 , 国网信息通信产业集团有限公司
IPC: G06F30/398
Abstract: 本发明实施例提供一种用于IP核测试与验证的装置、系统及方法。该装置包括：数据生成与控制板卡，用于生成测试数据，以及控制核心验证板卡的IP核进行测试与验证；核心验证板卡，通过链路层与数据生成与控制板卡连接，并用于根据数据生成与控制板卡的控制指令进行对应的操作。本发明不仅提高了测试数据生成的密度、速度以及测试速度，并且还提高了测试方法的可扩展性和灵活性。
-
公开(公告)号：CN112510143A
公开(公告)日：2021-03-16
申请号：CN202011455669.1
申请日：2020-12-10
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
Abstract: 本发明提供一种纵向结构柔性热电器件及其制造方法，属于热电应用领域。所述器件包括：上基板，具有基板电极；下基板，具有基板电极；p型热电粒子和n型热电粒子，所述p型热电粒子和所述n型热电粒子交替排布在所述上基板与所述下基板之间并与所述基板电极焊接固定，每一个p型热电粒子首尾各串接一个n型热电粒子；所述上基板沿其基板电极图案呈分割状态，且分割裂痕与其基板电极无交叉。通过上基板的分割线，使得热电器件具有一定的弯曲能力，解决了目前纵向结构热电器不具备柔性可弯曲性能的问题。
-
公开(公告)号：CN112285412A
公开(公告)日：2021-01-29
申请号：CN202011024238.X
申请日：2020-09-25
Applicant: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 国网思极紫光(青岛)微电子科技有限公司 , 北京大学
IPC: G01R19/25
Abstract: 本发明实施例提供一种带隙基准源测量装置及方法，其中测量装置包括：测量电容、控制开关、比较器、计数器和计算模块；控制开关与测量电容并联连接，且控制开关在测量电容充电过程中处于常开状态；测量电容的第一端连接比较器的同向输入端，测量电容的第二端接地，比较器的输出端连接计数器的计数输入端以及控制开关的控制端，用于在比较器输出高电平时，控制控制开关闭合；计算模块连接计数器的输出端，用于在将待测量带隙基准源接入带隙基准源测量装置进行测量的过程中，获取计数器的输出计数，并基于输出计数，获取对待测量带隙基准源的测量结果。本发明实施例能够更加准确、直观的显示测量结果。
-
公开(公告)号：CN108984945B
公开(公告)日：2023-06-23
申请号：CN201810877425.9
申请日：2018-08-03
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
IPC: G06F30/398
Abstract: 本发明公开了一种基于多核心联合仿真被验证设计的仿真验证平台，包括具有以下结构中的至少一种结构：数字逻辑仿真工具和算法仿真工具分时联合仿真验证平台结构、数字逻辑仿真工具和算法仿真工具同时联合仿真验证平台结构、数字逻辑仿真工具和硬件原型平台联合仿真验证平台结构以及硬件原型平台作和算法仿真工具借助DSP联合仿真验证平台结构。本发明的基于多核心联合仿真被验证设计的仿真验证平台能够联合使用三类仿真验证工具，能够更好的提升定位问题的精准度、功能/算法的覆盖率、执行仿真的速度，大大提升了仿真效率。
-
公开(公告)号：CN111123083B
公开(公告)日：2022-04-29
申请号：CN201911244497.0
申请日：2019-12-06
Applicant: 国家电网有限公司 , 国网山东省电力公司信息通信公司 , 北京智芯微电子科技有限公司 , 国网思极紫光(青岛)微电子科技有限公司
IPC: G01R31/3177 , G01R31/3185
Abstract: 本发明提供了一种针对FPGA PLL IP核的测试系统和方法，包括：待测电路板以及与待测电路板分别连接的信号源和PC机；PC机还与信号源连接；待测FPGA芯片安装于待测电路板上；PC机用于基于预先设定的测试用例触发信号源生成时钟信号；还用于基于测试用例生成测试位流码，并将测试位流码通过待测电路板下载到待测FPGA芯片中；待测电路板用于将待测FPGA芯片基于测试位流码和时钟信号进行运算生成的输出信号传递给PC机；PC机还用于对待测FPGA芯片的输出信号进行分析，完成测试。本发明实现了FPGA芯片中PLL IP核的自动测试，该测试平台可以对没有内建自测试电路的PLL IP核做全面的测试，也可以对有内建自测试电路的PLL IP核做补充测试。
-
Patent Agency Ranking
公开(公告)号：CN114185822A
公开(公告)日：2022-03-15
申请号：CN202111308502.7
申请日：2021-11-05
Applicant: 北京智芯微电子科技有限公司 , 国网思极紫光(青岛)微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网山东省电力公司信息通信公司 , 国家电网有限公司
Abstract: 本发明涉及数据缓存技术领域，提供一种多指针弹性缓冲器、增删控制字符的方法及存储介质。所述多指针弹性缓冲器，包括写指针、读指针、存储器，还包括：字符集检测模块和缓冲阈值测量模块；所述字符集检测模块配置有多组根据不同的接口协议定义的控制字符集检测逻辑，用于选择当前的控制字符集检测逻辑，检测输入数据中的控制字符集，在检测到控制字符集的情况下生成字符集检测信号；所述缓冲阈值测量模块用于确定存储器中有效数据的状态，在获取到字符集检测信号的情况下，根据存储器中当前的有效数据的状态确定读指针的递增值。本发明提高了弹性缓冲器设计的复用性和应用范围，且逻辑结构简单。
-
公开(公告)号：CN112834890B
公开(公告)日：2021-11-30
申请号：CN202011598468.7
申请日：2020-12-29
Applicant: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 国网思极紫光(青岛)微电子科技有限公司 , 国网信息通信产业集团有限公司 , 北京大学
IPC: G01R31/26
Abstract: 本发明提供一种检测PMOS器件NBTI退化的电路，包括：第一D触发器、第二D触发器以及包含多个被测PMOS器件的反相器链，反相器链中的每个反相器包括至少一个被测PMOS器件；反相器链的输出端与第一D触发器的时钟输入端相连接；除反相器链的输出端以外的任一反相器的输出端与第二D触发器的时钟输入端相连接；第一D触发器的Q信号输出端和第二D触发器的Q信号输出端通过至少一个异或门与反相器链的输入端相连接。本发明提供的电路是将占空比的测量转化为环形振荡器振荡周期的测量电路，通过得到的环形振荡周期可以直接计算得到反相器链的占空比的方法，从而能直观评估PMOS器件的NBTI退化效应，检测的时效性高且方便快捷。
-
公开(公告)号：CN113177388B
公开(公告)日：2021-10-29
申请号：CN202110735624.8
申请日：2021-06-30
Applicant: 北京智芯微电子科技有限公司 , 北京理工大学 , 国网山东省电力公司信息通信公司 , 国网思极紫光(青岛)微电子科技有限公司 , 国家电网有限公司 , 国网信息通信产业集团有限公司
IPC: G06F30/398
Abstract: 本发明实施例提供一种用于IP核测试与验证的装置、系统及方法。该装置包括：数据生成与控制板卡，用于生成测试数据，以及控制核心验证板卡的IP核进行测试与验证；核心验证板卡，通过链路层与数据生成与控制板卡连接，并用于根据数据生成与控制板卡的控制指令进行对应的操作。本发明不仅提高了测试数据生成的密度、速度以及测试速度，并且还提高了测试方法的可扩展性和灵活性。
-
公开(公告)号：CN112834890A
公开(公告)日：2021-05-25
申请号：CN202011598468.7
申请日：2020-12-29
Applicant: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 国网思极紫光(青岛)微电子科技有限公司 , 国网信息通信产业集团有限公司 , 北京大学
IPC: G01R31/26
Abstract: 本发明提供一种检测PMOS器件NBTI退化的电路，包括：第一D触发器、第二D触发器以及包含多个被测PMOS器件的反相器链，反相器链中的每个反相器包括至少一个被测PMOS器件；反相器链的输出端与第一D触发器的时钟输入端相连接；除反相器链的输出端以外的任一反相器的输出端与第二D触发器的时钟输入端相连接；第一D触发器的Q信号输出端和第二D触发器的Q信号输出端通过至少一个异或门与反相器链的输入端相连接。本发明提供的电路是将占空比的测量转化为环形振荡器振荡周期的测量电路，通过得到的环形振荡周期可以直接计算得到反相器链的占空比的方法，从而能直观评估PMOS器件的NBTI退化效应，检测的时效性高且方便快捷。
-
公开(公告)号：CN112289852B
公开(公告)日：2021-05-11
申请号：CN202011471670.3
申请日：2020-12-15
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网思极紫光(青岛)微电子科技有限公司 , 国网信息通信产业集团有限公司 , 西安电子科技大学 , 国家电网有限公司 , 国网山东省电力公司营销服务中心(计量中心)
Inventor： 赵东艳 , 王于波 , 陈燕宁 , 付振 , 刘芳 , 王立城 , 庞振江 , 彭业凌 , 张宏涛 , 任晨 , 张龙涛 , 马晓华 , 曹艳荣 , 赵扬 , 周芝梅 , 万勇 , 陈琳 , 杜艳
IPC: H01L29/10 , H01L29/78 , H01L21/336 , H01L21/762
Abstract: 本发明提供一种降低埋氧层泄漏电流的SOI器件结构和一种降低埋氧层泄漏电流的SOI器件结构的制作方法，所述SOI器件结构包括：衬底；形成于所述衬底上的埋氧层；以及形成于所述埋氧层上的有源区；所述有源区划分有栅区以及位于所述栅区两端的源区和漏区，所述栅区下方即所述源区和漏区之间形成有沟道；所述栅区为由二氧化硅层、高K介质层和多晶硅由下而上层叠形成的多晶硅栅极结构；所述源区和漏区上方为源极和漏极；所述栅区与所述源极和漏极之间的器件表面被SiN钝化层覆盖；所述埋氧层由表面向下形成有沟槽，所述沟槽的深度大于源电场及漏电场所能扩展的纵向距离。本发明在减小SOI器件结构的泄漏电流的同时提高了SOI器件结构的散热性能。
-
-
-
-
-
-
-
-
-
Search Results
50
records
(took 0.075 seconds)
