-
公开(公告)号:CN101950758A
公开(公告)日:2011-01-19
申请号:CN201010225694.0
申请日:2010-07-13
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明介绍了一种在SOI材料上制备多层高介电常数材料栅结构的方法。首先通过O2等离子体对SOI表面进行预处理,同时SOI衬底表面将形成一层超薄的SiO2界面层,接着在这层超薄的SiO2上利用原子层沉积(ALD)方式生长一层超薄的Si3N4,这层Si3N4将有效隔离高介电常数材料层中的杂质元素与SOI顶层硅之间的扩散,以及阻止下方SiO2层在后期热处理过程中的再生长。接着在Si3N4上沉积一层高介电常数材料,并对高介电常数材料进行适当的氮化处理,使得高介电常数材料上层形成一层高介电常数的氮氧化合物,这层氮氧化合物将有效阻止金属栅电极与高介电常数材料层之间的元素扩散。最后溅射生长金属电极。
-
公开(公告)号:CN101924030A
公开(公告)日:2010-12-22
申请号:CN201010231639.2
申请日:2010-07-20
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
IPC: H01L21/283
Abstract: 本发明公开了一种改善高阻SOI衬底上高介电常数栅介质性能的方法,该方法包括以下步骤:步骤一,将高阻SOI衬底进行预处理,然后装入薄膜沉积腔内;步骤二,在高阻SOI衬底的上表面原位生长厚度不大于1nm的Al2O3薄膜;步骤三,在所述Al2O3薄膜上原位生长厚度不大于30nm的HfO2薄膜;步骤四,在所述HfO2薄膜上原位沉积吸氧金属盖帽层;步骤五,退火处理。本发明抑制了界面层生长,有利于高k栅介质等效栅氧厚度的减薄,提高了高k栅介质的结晶温度,减少了界面层厚度和界面态密度,改善了高阻SOI上高k栅介质的电学性能。
-
公开(公告)号:CN101916761A
公开(公告)日:2010-12-15
申请号:CN201010231684.8
申请日:2010-07-20
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
IPC: H01L27/12 , H01L21/762 , H01L21/3205
Abstract: 本发明公开了一种SOI埋氧层下的导电层及其制作工艺,其中所述SOI包括由下至上生长的底层硅膜、埋氧层、顶层硅膜;所述导电层生长于底层硅膜和埋氧层之间;所述导电层包括电荷引导层和阻挡层,所述阻挡层生长于所述电荷引导层的上、下表面。本发明可以将器件内部产生的热量通过导电层迅速排至外部,有效减小SOI的自热效应;而且使非绝缘性的衬底效果和完全绝缘的衬底一样;此外其可以释放界面积聚的多余电荷,缓解纵向电场对器件内部电荷分布的影响。
-
公开(公告)号:CN101916729A
公开(公告)日:2010-12-15
申请号:CN201010234273.4
申请日:2010-07-22
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/06
Abstract: 本发明公开了一种具有多层超结结构的SOI LDMOS器件的制作方法,该方法采用SOI衬底对顶层硅进行离子注入形成第一层超结结构;然后在形成有至少一层超结结构的SOI衬底上制备外延层,利用与制作第一层超结结构相同的工艺条件制作另一层超结结构,且使上下层超结结构的n型柱区和p型柱区交错排列,得到至少由两层超结结构组成的多层超结结构;之后再制作体区、栅区、源区、漏区和体接触区完成器件。该方法通过外延及离子注入技术形成多层超结结构,且上下两层超结结构的p/n型柱区交错排布,能够进一步提高p/n型柱区间的接触面积,且不会带来显著的副作用,保证器件的抗击穿能力比传统的超结LDMOS更高。
-
-
-