一种基于SOI衬底的高介电常数材料栅结构及其制备方法

    公开(公告)号:CN101950758A

    公开(公告)日:2011-01-19

    申请号:CN201010225694.0

    申请日:2010-07-13

    Abstract: 本发明介绍了一种在SOI材料上制备多层高介电常数材料栅结构的方法。首先通过O2等离子体对SOI表面进行预处理,同时SOI衬底表面将形成一层超薄的SiO2界面层,接着在这层超薄的SiO2上利用原子层沉积(ALD)方式生长一层超薄的Si3N4,这层Si3N4将有效隔离高介电常数材料层中的杂质元素与SOI顶层硅之间的扩散,以及阻止下方SiO2层在后期热处理过程中的再生长。接着在Si3N4上沉积一层高介电常数材料,并对高介电常数材料进行适当的氮化处理,使得高介电常数材料上层形成一层高介电常数的氮氧化合物,这层氮氧化合物将有效阻止金属栅电极与高介电常数材料层之间的元素扩散。最后溅射生长金属电极。

    具有多层超结结构的SOILDMOS器件制作方法

    公开(公告)号:CN101916729A

    公开(公告)日:2010-12-15

    申请号:CN201010234273.4

    申请日:2010-07-22

    Abstract: 本发明公开了一种具有多层超结结构的SOI LDMOS器件的制作方法,该方法采用SOI衬底对顶层硅进行离子注入形成第一层超结结构;然后在形成有至少一层超结结构的SOI衬底上制备外延层,利用与制作第一层超结结构相同的工艺条件制作另一层超结结构,且使上下层超结结构的n型柱区和p型柱区交错排列,得到至少由两层超结结构组成的多层超结结构;之后再制作体区、栅区、源区、漏区和体接触区完成器件。该方法通过外延及离子注入技术形成多层超结结构,且上下两层超结结构的p/n型柱区交错排布,能够进一步提高p/n型柱区间的接触面积,且不会带来显著的副作用,保证器件的抗击穿能力比传统的超结LDMOS更高。

Patent Agency Ranking