-
公开(公告)号：CN108763676A
公开(公告)日：2018-11-06
申请号：CN201810466001.3
申请日：2018-05-15
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
IPC: G06F17/50
CPC classification number: G06F17/5081
Abstract: 本发明提供了一种激励源及功能验证方法，所述激励源中的激励产生模块，用于生成用于测试待测模块的第一包流量，并将第一包流量分别发送给接口模块和包验证模块；接口模块用于将第一包流量发送给待测模块，以使待测模块处理所述第一包流量得到第二包流量，以及，将所述第二包流量发送给响应接收模块；响应接收模块用于接收第二包流量，并将第二包流量发送给所述包验证模块；包验证模块用于根据所述第一包流量和所述第二包流量验证所述待测模块所实现的功能是否正确，得到验证结果，达到能够通过包验证模块对包流量进行补充验证，保证验证待测模块的功能正确性时验证结果具有全面性的技术效果。
-
公开(公告)号：CN108169661A
公开(公告)日：2018-06-15
申请号：CN201711455300.9
申请日：2017-12-28
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
IPC: G01R31/28
Abstract: 本发明提供了一种集成电路设计方法和集成电路闩锁效应测试方法，属于集成电路设计技术领域。其中，集成电路设计方法包括：从集成电路中选取指定的端口作为闩锁效应测试模式的控制端；建立控制端与集成电路中除复位端口之外的剩余端口之间的关联关系，以使控制端控制剩余端口在闩锁效应测试模式中的状态。本发明实施例提供的集成电路设计方法和集成电路闩锁效应测试方法，为集成电路设置了闩锁效应测试模式的控制端，利用该控制端控制集成电路的端口在闩锁效应测试模式中的状态，增加了电路内部信号的可控制性，可以更好的满足Latch up测试的需求，有利于客观准确地评价电路的抗闩锁效应能力，保证器件的质量。
-
公开(公告)号：CN108090029A
公开(公告)日：2018-05-29
申请号：CN201810009266.0
申请日：2018-01-04
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
Inventor： 王元磊 , 张兴明 , 宋克 , 刘勤让 , 沈剑良 , 吕平 , 朱珂 , 刘冬培 , 王盼 , 高彦钊 , 谭力波 , 陶常勇 , 杨堃 , 王封 , 张帆 , 张新顺 , 汪欣
Abstract: 本发明公开了一种矩阵求逆中的算粒调度装置及方法，涉及数据计算技术领域，包括：运算分配调度模块、乘法算粒、累加乘算粒和乘法结果判决模块；运算分配模块接收到待处理算式时，确定空闲状态的累加乘算粒及算粒标识，根据算粒标识为待处理算式生成算式附加信息，将待处理算式中的多个乘法运算分别分配至至少两个乘法算粒中，得到多个乘法值；乘法结果判决模块根据算式附加信息将多个乘法值及待处理算式的常数项输送至算粒标识对应的累加乘算粒中，得到计算结果。本发明提供的一种矩阵求逆中的算粒调度装置及方法，对矩阵求逆构成中的运算算式进行算粒拆分、算粒高效调度和适度并行化处理，实现对可重构矩阵求逆运算，进而实现FPGA硬件的加速处理。
-
公开(公告)号：CN109857693B
公开(公告)日：2023-03-07
申请号：CN201910150540.0
申请日：2019-02-28
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
Abstract: 本发明提供了一种自适应串行时钟序列检测装置及检测方法，装置包括时钟序列，时钟序列连接COM字符检测模块，COM字符检测模块连接PCIe时钟序列检测单元，PCIe时钟序列检测单元连接RapidIO时钟序列检测单元，RapidIO时钟序列检测单元输出检测结果。本发明能够实现串行检测RapidIO和PCIe两种协议时钟补偿序列，根据不同的时钟补偿序列自行选择检测模块串且同时关闭非当前协议检测模块，阻断非当前协议检测模块输入，避免数据流中出现另一协议时钟补偿序列的小概率事件造成的影响；本发明在检测出时钟补偿序列的同时，给出对应协议的指示，方便与之接口的模块向自适应硬件方向修改。
-
公开(公告)号：CN110971481B
公开(公告)日：2021-11-05
申请号：CN201911071658.0
申请日：2019-11-05
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
Abstract: 本发明提供了一种缓存地址管理逻辑的测试方法，用于保证芯片内所有缓存地址管理逻辑实现的正确性；该方法能自动识别出芯片内所有缓存地址管理逻辑，且证明所有缓存地址管理逻辑在测试中被覆盖到；另外，该方法提供了实时检测各缓存地址管理逻辑在测试过程中工作正确性的手段，一旦出现地址重复分配或重复回收错误可及时上报并进行记录；同时，该方法提供了检查地址是否泄露的手段。
-
Patent Agency Ranking
公开(公告)号：CN108829592B
公开(公告)日：2021-11-05
申请号：CN201810562043.7
申请日：2018-06-01
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
IPC: G06F11/36 , G06F13/16 , G06F30/3308 , G06F115/06
Abstract: 本发明提供了一种快速访问寄存器和表项的验证方法、装置和验证设备，涉及集成电路验证技术领域，预先将待验证的集成电路划分成第一模块和第二模块，第一模块为设计中功能稳定的部分，第二模块为设计中功能不稳定的部分；该方法包括：为第一模块和第二模块分别构建第一测试系统和第二测试系统；第一测试系统通过集成电路的外部接口与第一模块连接，第二测试系统通过集成电路的内部接口与第二模块连接；对第一测试系统和第二测试系统分别构造测试用例；在第一测试系统和第二测试系统上分别运行对应的测试用例，并得到仿真结果。本发明实施例可以加快访问寄存器和表项的速度，提高仿真速度节省时间。
-
公开(公告)号：CN110233805B
公开(公告)日：2021-09-03
申请号：CN201910589070.8
申请日：2019-07-02
Applicant: 天津市滨海新区信息技术创新中心 , 天津芯海创科技有限公司
IPC: H04L12/951 , H04L12/953 , H04L12/933 , H04L12/935
Abstract: 本发明提供了一种可变信元的交换装置、系统及方法；其中，该装置中的切分模块与输入设备连接；重组模块与输出设备连接；切分模块按照预设的信元长度对输入设备发送的待处理数据包进行切分，生成待处理信元；待处理信元包括标准信元及尾信元；交换模块根据待处理信元的标准信元头或尾信元头，确定调度周期；根据调度周期及预设的仲裁逻辑，对待处理信元进行缓存及传输；重组模块接收交换模块发送的待处理信元，并根据标准信元头及尾信元头，对待处理信元进行重组，得到重组数据包，将重组数据包发送至输出设备。本发明以变长信元进行传输，在传输过程中根据不同长度的信元调整调度周期，提高了传输效率，降低了缓存管理难度。
-
公开(公告)号：CN108123879B
公开(公告)日：2020-12-25
申请号：CN201810020892.X
申请日：2018-01-09
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
Inventor： 付豪 , 杨镇西 , 刘勤让 , 沈剑良 , 朱珂 , 宋克 , 吕平 , 陶常勇 , 汪欣 , 陈艇 , 黄雅静 , 李沛杰 , 杨堃 , 李宏 , 何丽丽 , 张楠 , 张新顺
IPC: H04L12/741 , H04L12/781
Abstract: 本发明提供了一种路由查表方法和系统，其中，所述方法包括：当接收到选择信息时，确定与所述选择信息选择的路由协议对应的路由模式；当接收到数据包时，对所述数据包进行包解析，得到所述数据包的路由信息；根据所述路由信息按照所述路由模式查询至少一个路由表，得到路由条目；按照所述路由条目处理所述数据包。本发明实施例能够根据路由模式的选择信息选择基于RapidIO2.2协议或基于FC协议的路由查表方案，可以兼容两种接口协议的查表方案，扩展了RapidIO与FC的复合应用场景，便于在同一场景中选择不同路由方式，提高路由效率。
-
公开(公告)号：CN111654454A
公开(公告)日：2020-09-11
申请号：CN202010578324.9
申请日：2020-06-23
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
IPC: H04L12/931 , H04L12/861 , H04L12/935
Abstract: 本发明公开了一种基于Crossbar的双模混合交换结构和调度数据的方法。所述双模混合交换结构，包括支持双模行列调度的Crossbar交换结构、可编程通道化数据处理模块以及去通道化处理模块，Crossbar交换结构包括缓存模块和调度管理模块；可编程通道化数据处理模块，用于将输入的非通道化数据通过切片和分组处理转换为通道化的分组数据；调度管理模块，用于对于通道化数据采用通道调度模式进行调度，对于分组数据采用分组调度模式进行调度；去通道化处理模块，用于对输出缓存中的数据进行去通道化处理和数据重组。本发明的双模混合交换结构，同时支持分组交换和电路交换两种工作模式，并支持异构网络数据转换与传输。
-
公开(公告)号：CN108169661B
公开(公告)日：2020-07-10
申请号：CN201711455300.9
申请日：2017-12-28
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
IPC: G01R31/28
Abstract: 本发明提供了一种集成电路设计方法和集成电路闩锁效应测试方法，属于集成电路设计技术领域。其中，集成电路设计方法包括：从集成电路中选取指定的端口作为闩锁效应测试模式的控制端；建立控制端与集成电路中除复位端口之外的剩余端口之间的关联关系，以使控制端控制剩余端口在闩锁效应测试模式中的状态。本发明实施例提供的集成电路设计方法和集成电路闩锁效应测试方法，为集成电路设置了闩锁效应测试模式的控制端，利用该控制端控制集成电路的端口在闩锁效应测试模式中的状态，增加了电路内部信号的可控制性，可以更好的满足Latch up测试的需求，有利于客观准确地评价电路的抗闩锁效应能力，保证器件的质量。
-
-
-
-
-
-
-
-
-
Search Results
63
records
(took 0.064 seconds)
