-
公开(公告)号：CN102637607B
公开(公告)日：2016-02-24
申请号：CN201110449519.4
申请日：2011-12-29
Applicant: 上海新傲科技股份有限公司
IPC: H01L21/50 , H01L21/768
Abstract: 本发明提供了一种三维封装方法，包括如下步骤：提供半导体衬底和支撑衬底，所述半导体衬底依次包括重掺杂层和重掺杂层表面的轻掺杂层，所述轻掺杂层中包含至少一半导体器件；在半导体衬底和/或支撑衬底的表面形成绝缘层；以所述绝缘层为中间层，将所述半导体衬底和支撑衬底贴合在一起；采用自停止腐蚀工艺去除所述半导体衬底中的重掺杂层至露出轻掺杂层；在轻掺杂层中形成多个贯孔，所述贯孔的位置与半导体器件的焊盘的位置对应，并暴露出半导体器件的焊盘；采用导电填充物填平所述贯孔。本发明的优点在于，通过采用具有轻掺杂层和重掺杂层的半导体衬底，可以在降低被减薄的衬底的厚度的同时保证衬底表面的平整度。
-
公开(公告)号：CN103579103A
公开(公告)日：2014-02-12
申请号：CN201310591056.4
申请日：2013-11-22
Applicant: 上海新傲科技股份有限公司
IPC: H01L21/768 , H01L21/306 , H01L27/146
CPC classification number: H01L24/82 , H01L2224/04105 , H01L2224/24 , H01L2224/24137 , H01L2224/82005 , H01L2924/13091 , H01L24/85 , H01L27/14687 , H01L27/1469 , H01L2224/78 , H01L2924/00 , H01L2924/00012
Abstract: 本发明提供三维叠层封装方法以及影像传感器的制作方法，包括：提供第一衬底，第一衬底表面已经制作有至少一个第一器件，第一器件的引脚暴露于第一衬底的表面；提供第二衬底，第二衬底包括具有第一掺杂浓度的支撑层和具有第二掺杂浓度的器件层，器件层中亦制作有至少一个第二器件，第二器件引脚暴露于器件层的表面处，器件层包括多个通孔，通孔均填充有导电材料，并分别与第二器件至少一引脚电学连接；以第一衬底和第二衬底具有器件的表面为贴合面，将第一衬底和第二衬底贴合在一起，使第一器件和第二器件引脚接触；旋转腐蚀支撑层，使通孔暴露于器件层表面；重复上述步骤，将多个具有器件层的衬底依次贴合，形成具有多个器件层的三维封装结构。
-
公开(公告)号：CN102983074A
公开(公告)日：2013-03-20
申请号：CN201210500197.6
申请日：2012-11-30
Applicant: 上海新傲科技股份有限公司
IPC: H01L21/3105
Abstract: 本发明一种减薄器件层的方法以及衬底的制备方法，所述减薄器件层的方法，包括如下步骤：提供一复合衬底，所述复合衬底包括支撑层、支撑层表面的绝缘埋层以及绝缘埋层表面的器件层；采用热氧化法在器件层和支撑层表面形成相同厚度的第一和第二热氧化层；采用单面研磨法减薄器件层表面的第一热氧化层至预定厚度；同时减薄器件层和支撑层表面的第一和第二热氧化层，至器件层表面的第一热氧化层全部被除去，而支撑层表面保留有减薄后的第二热氧化层。本发明的优点在于，仅采用了一步热氧化工艺，既达到了降低器件层厚度的目的，又同时在支撑层表面形成了用来调节厚度的第二热氧化层。
-
公开(公告)号：CN102909639A
公开(公告)日：2013-02-06
申请号：CN201210422897.8
申请日：2012-10-30
Applicant: 上海新傲科技股份有限公司
Abstract: 本发明提供了一种半导体衬底的表面处理方法以及半导体衬底的制作方法。所述半导体衬底的表面处理方法包括如下步骤：提供一半导体衬底；研磨减薄所述半导体衬底的一表面；采用氧化物抛光浆料抛光所述半导体衬底的被研磨减薄的表面；采用半导体衬底抛光浆料抛光所述半导体衬底的被研磨减薄的表面。本发明的优点在于，研磨工艺会在半导体衬底的表面形成一层自然氧化层，本发明采用了能够腐蚀半导体衬底的自然氧化层的氧化物抛光浆料对半导体衬底实施抛光，保证在对半导体衬底表面化学机械抛光之前，半导体衬底的表面是绝对无任何多余物质的，避免不同物质的机械强度不同对研磨造成影响。
-
公开(公告)号：CN102768982A
公开(公告)日：2012-11-07
申请号：CN201210233332.5
申请日：2012-07-06
Applicant: 上海新傲科技股份有限公司
IPC: H01L21/762 , H01L21/02
Abstract: 本发明提供了一种带有绝缘埋层的混合晶向衬底的制备方法，包括如下步骤：a）提供衬底，所述衬底包括支撑层、绝缘埋层和第一器件层，所述第一器件层具有第一晶向，所述衬底表面具有第一区域和第二区域；b）在第一器件层表面形成具有第二晶向的第二器件层，所述第一器件层和第二器件层的材料相同；c）将第一区域中的第二器件层再结晶使其具有第一晶向，并且在第一区域和第二区域的界面处形成分隔第二器件层的侧墙。本发明的优点在于通过对工艺实施顺序的调整和组合，巧妙实现了不同区域不同晶向器件层的集成，且所有区域均在绝缘埋层之上，避免了图形化的绝缘埋层所带来的器件和版图设计的困难。
-
Patent Agency Ranking
公开(公告)号：CN102768949A
公开(公告)日：2012-11-07
申请号：CN201210233323.6
申请日：2012-07-06
Applicant: 上海新傲科技股份有限公司
IPC: H01L21/302
Abstract: 本发明提供了一种带有绝缘埋层的衬底的表面处理方法，包括如下步骤：提供一衬底，所述衬底包括支撑层、支撑层表面的绝缘埋层、及绝缘埋层表面的器件层；研磨减薄器件层的裸露表面；采用能够腐蚀器件层的自然氧化层的腐蚀液腐蚀研磨后的器件层表面；采用化学机械抛光工艺抛光腐蚀后的器件层表面。本发明通过采用能够腐蚀器件层的自然氧化层的腐蚀液腐蚀研磨后的器件层表面，除去自然氧化层，进而降低研磨后的CMP工艺对顶层硅总厚度均匀性偏差的影响，提高产品的厚度均匀性。
-
公开(公告)号：CN102201358A
公开(公告)日：2011-09-28
申请号：CN201110123914.3
申请日：2011-05-13
Applicant: 上海新傲科技股份有限公司
IPC: H01L21/687 , H01L21/00 , H01L21/306
Abstract: 一种表征衬底表面性质的装置，用于夹持衬底以对其表面进行选择性遮挡，以便对衬底表面进行选择性腐蚀，包括：多个压盘，所述压盘各自具有一朝向被夹持的衬底的被腐蚀表面的平面；一背板，所述背板与压盘相对设置，用于同压盘的平面相配合以夹持衬底；第一夹具，所述第一夹具与压盘以及背板连接，用于在压盘和背板上施加对向的压力，从而将衬底夹持在压盘与背板之间；连接件，所述连接件用于连接压盘与压盘，以及压盘与夹具。
-
公开(公告)号：CN103077885B
公开(公告)日：2016-06-01
申请号：CN201310036848.5
申请日：2013-01-31
Applicant: 上海新傲科技股份有限公司
IPC: H01L21/02
Abstract: 本发明提供了一种受控减薄方法以及半导体衬底，所述受控减薄方法包括如下步骤：提供一半导体衬底；在所述半导体衬底中的一预定深度处形成一特征图形层，所述特征图形层用于标定减薄的停止位置；减薄半导体衬底，并同时观察减薄表面是否出现特征图形，一旦出现特征图形，立即停止减薄。本发明的优点在于，采用在预定深度的位置制备识别图形来控制减薄的停止时机，可以精确控制减薄厚度，且具有较高的均匀性。
-
公开(公告)号：CN102201362B
公开(公告)日：2014-05-14
申请号：CN201110123907.3
申请日：2011-05-13
Applicant: 上海新傲科技股份有限公司
IPC: H01L21/762 , H01L21/304
Abstract: 一种制备任意厚度的带有绝缘埋层的衬底的方法，采用了研磨的方法将器件衬底和支撑衬底研磨减薄到接近目标厚度，再采用抛光工艺做精细加工，且在研磨减薄工艺中特别为器件衬底预留了更多的余量，以保证器件衬底能够得到更为精细的抛光。以上方法通过将常规的研磨和抛光等工艺巧妙结合，并根据目标厚度来控制每一步实施完毕后所保留的衬底厚度，从而做到了能够在支撑衬底的机械强度允许的范围内将支撑衬底减薄到任意厚度。
-
公开(公告)号：CN103117235A
公开(公告)日：2013-05-22
申请号：CN201310036846.6
申请日：2013-01-31
Applicant: 上海新傲科技股份有限公司
IPC: H01L21/60
Abstract: 本发明提供了一种等离子辅助键合方法，包括如下步骤：提供第一衬底和第二衬底，所述第一衬底表面包含一氧化层；采用氮气等离子体处理工艺处理所述氧化层的表面；对所述第二衬底的用于键合的表面进行等离子处理，本步骤所采用的等离子体种类和处理时间至少有一项不同于对所述氧化层表面的处理步骤。本发明的优点在于，通过调整等离子体气体和等离子体处理时间，对待键合的两片衬底表面采用不同的等离子体处理，可以获得两种不同化学特性的表面，从而提高键合界面性能和键合良率。
-
-
-
-
-
-
-
-
-
Search Results
41
records
(took 0.046 seconds)
