公开(公告)号：CN112466871A

公开(公告)日：2021-03-09

申请号：CN202010940222.7

申请日：2020-09-09

Applicant: 三星电子株式会社

Inventor： 白尚训 ,  姜明吉 ,  朴在浩 ,  李昇映

IPC: H01L27/02 ,  H01L27/118

Abstract: 一种集成电路包括第一有源区和第二有源区、在第一有源区和第二有源区上的第一标准单元和第二标准单元以及在第一标准单元和第二标准单元之间并包括第一绝缘隔离物和第二绝缘隔离物的填充单元。填充单元具有一个节距的尺寸。第一绝缘隔离物和第二绝缘隔离物彼此间隔开所述一个节距的尺寸。填充单元的第一绝缘隔离物设置在第一标准单元和填充单元之间的第一边界处。填充单元的第二绝缘隔离物设置在第二标准单元和填充单元之间的第二边界处。第一绝缘隔离物和第二绝缘隔离物将第一有源区的至少一部分分隔开，并将第二有源区的至少一部分分隔开。

公开(公告)号：CN107104101B

公开(公告)日：2019-02-15

申请号：CN201710397056.9

申请日：2015-07-22

Applicant: 三星电子株式会社

Inventor： 白尚训 ,  吴祥奎 ,  都桢湖 ,  朴善暎 ,  李昇映 ,  元孝植

IPC: H01L27/02 ,  H01L27/092 ,  H01L27/118 ,  H01L21/336

Abstract: 提供了一种集成电路(IC)、一种半导体装置和一种标准单元库。集成电路(IC)可包括至少一个单元，所述至少一个单元包括：多条导线，沿第一方向延伸并且沿与第一方向垂直的第二方向彼此平行；第一接触件，分别设置在所述多条导线中的至少一条导线的两侧处；以及第二接触件，设置在所述至少一条导线和第一接触件上并通过电连接到所述至少一条导线和第一接触件而形成单个节点。

公开(公告)号：CN108206183A

公开(公告)日：2018-06-26

申请号：CN201710956783.4

申请日：2017-10-13

Applicant: 三星电子株式会社

Inventor： 都桢湖 ,  郑钟勋 ,  李昇映 ,  宋泰中

IPC: H01L27/04 ,  H01L23/528 ,  G06F17/50

Abstract: 一种集成电路包括：下层，包括在第一方向上延伸的第一下部图案和第二下部图案；布置在第一下部图案上的第一通孔和布置在第二下部图案上的第二通孔；布置在第一通孔上的第一上部图案；以及布置在第二通孔上的第二上部图案，其中第一颜色被分配给第一上部图案，第二颜色被分配给第二上部图案，第一上部图案和第二上部图案在第二方向上彼此邻近，并且第一通孔布置在第一下部图案的第一边缘区域中，第一边缘区域与第一下部图案的第二边缘区域相比离第二下部图案更远，第二边缘区域与第一边缘区域相对。

公开(公告)号：CN108206183B

公开(公告)日：2024-02-09

申请号：CN201710956783.4

申请日：2017-10-13

Applicant: 三星电子株式会社

Inventor： 都桢湖 ,  郑钟勋 ,  李昇映 ,  宋泰中

IPC: H01L27/04 ,  H01L23/528 ,  G06F30/398 ,  G06F30/394

Abstract: 一种集成电路包括：下层，包括在第一方向上延伸的第一下部图案和第二下部图案；布置在第一下部图案上的第一通孔和布置在第二下部图案上的第二通孔；布置在第一通孔上的第一上部图案；以及布置在第二通孔上的第二上部图案，其中第一颜色被分配给第一上部图案，第二颜色被分配给第二上部图案，第一上部图案和第二上部图案在第二方向上彼此邻近，并且第一通孔布置在第一下部图案的第一边缘区域中，第一边缘区域与第一下部图案的第二边缘区域相比离第二下部图案更远，第二边缘区域与第一边缘区域相对。

公开(公告)号：CN116825787A

公开(公告)日：2023-09-29

申请号：CN202310289118.X

申请日：2023-03-22

Applicant: 三星电子株式会社

Inventor： 朴玺韩 ,  李昇映 ,  黄寅灿

IPC: H01L27/092 ,  H01L21/8238

Abstract: 本公开涉及CMOS结构及其制造方法，该CMOS结构包括晶片、在晶片的正面的第一半导体器件和第二半导体器件、在晶片的背面的电源轨、在晶片的背面的背面配电网络(PDN)网格、以及在晶片的正面在第一半导体器件和第二半导体器件之上的正面信号布线线路。第二半导体器件堆叠在第一半导体器件上，背面PDN网格联接到电源轨，电源轨联接到第一半导体器件和第二半导体器件。

公开(公告)号：CN116779604A

公开(公告)日：2023-09-19

申请号：CN202310649570.2

申请日：2018-06-13

Applicant: 三星电子株式会社

Inventor： 都桢湖 ,  郑钟勳 ,  柳志秀 ,  李昇映 ,  宋泰中 ,  李在鹏

IPC: H01L27/02 ,  G06F30/392

Abstract: 提供一种集成电路及产生集成电路的布局的计算机实施方法，所述集成电路包含多个标准单元，各标准单元包含前段工艺(front‑end‑of‑line，FEOL)区域和在FEOL区域上的后段工艺(back‑end‑of‑line，BEOL)区域，FEOL区域包含在第一水平方向上延伸的至少一个栅极线。多个标准单元中的第一标准单元的BEOL区域包含在竖直方向上不与第一标准单元的FEOL区域交叠的檐部，檐部在垂直于第一水平方向的第二水平方向上突起。

公开(公告)号：CN115911046A

公开(公告)日：2023-04-04

申请号：CN202210954302.7

申请日：2022-08-10

Applicant: 三星电子株式会社

Inventor： 李昇映 ,  朴玺韩

IPC: H01L27/092 ,  H01L27/02

Abstract: 提供了交叉耦合结构。交叉耦合结构可以包括第一晶体管、第二晶体管、第三晶体管和第四晶体管。第一晶体管、第二晶体管和第四晶体管可以在第一方向上彼此间隔开，第三晶体管和第二晶体管可以在垂直于第一方向的第二方向上堆叠。第三晶体管和第二晶体管可以包括公共栅极结构，公共栅极结构的第一部分可以是第二晶体管的栅极结构，公共栅极结构的第二部分可以是第三晶体管的栅极结构。

公开(公告)号：CN108400129B

公开(公告)日：2023-02-28

申请号：CN201810131037.6

申请日：2018-02-08

Applicant: 三星电子株式会社

Inventor： 都桢湖 ,  宋泰中 ,  李昇映 ,  郑钟勋

IPC: H01L23/528 ,  H01L27/02

Abstract: 公开了一种集成电路。该集成电路包括沿第一方向延伸的第一有源区和第二有源区，沿基本上垂直于第一方向的第二方向延伸并且跨过第一有源区和第二有源区的第一栅极线以及包括在第一有源区上方与第一栅极线交叉的第一导电图案和在第一栅极线上方沿第二方向延伸并连接到第一导电图案的第二导电图案的第一接触跨接线。

公开(公告)号：CN114823674A

公开(公告)日：2022-07-29

申请号：CN202210099485.9

申请日：2022-01-27

Applicant: 三星电子株式会社

Inventor： 宋昇炫 ,  S.朴 ,  李昇映

IPC: H01L27/092 ,  H01L21/8238

Abstract: 提供了一种半导体器件及其制造方法。该半导体器件包括：在三维(3D)堆叠中的交叉联接栅极电路，包括多个晶体管，所述多个晶体管当中的第一晶体管的第一栅线连接到所述多个晶体管当中的第四晶体管的第四栅线，所述多个晶体管当中的第二晶体管的第二栅线连接到所述多个晶体管当中的第三晶体管的第三栅线；连接第一栅线和第四栅线的第一导体；连接第二栅线和第三栅线的第二导体。第一栅线和第二栅线分别布置在第三栅线和第四栅线上方。

公开(公告)号：CN114823673A

公开(公告)日：2022-07-29

申请号：CN202111386102.8

申请日：2021-11-22

Applicant: 三星电子株式会社

Inventor： S.朴 ,  李昇映

IPC: H01L27/092 ,  H01L23/528

Abstract: 提供了一种半导体架构，其具有金属氧化物半导体场效应晶体管(MOSFET)单元，该半导体架构包括：被包括在MOSFET单元中的第一半导体器件；被包括在MOSFET单元中的第二半导体器件，第二半导体器件提供在第一半导体器件之上；配置为向第一半导体器件供电的第一电源轨，第一电源轨提供在与第一半导体器件和第二半导体器件不同的垂直水平；以及配置为向第二半导体器件供电的第二电源轨，第二电源轨提供在第一半导体器件和第二半导体器件之间的垂直水平。