公开(公告)号：CN1988767B

公开(公告)日：2010-09-01

申请号：CN200610169049.5

申请日：2006-12-19

Applicant: TDK株式会社

Inventor： 片冈成树 ,  安彦泰介 ,  吉井彰敏 ,  五岛亮 ,  青木崇 ,  曾我部智浩

IPC: H05K3/34 ,  H01L21/60 ,  H05K13/04 ,  H05K1/00

CPC classification number: H01L23/49816 ,  H01G2/065 ,  H01L23/49838 ,  H01L24/81 ,  H01L2224/1147 ,  H01L2224/1184 ,  H01L2224/13019 ,  H01L2224/16 ,  H01L2224/16105 ,  H01L2224/81024 ,  H01L2224/81192 ,  H01L2224/8121 ,  H01L2224/81815 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01078 ,  H01L2924/014 ,  H01L2924/15787 ,  H01L2924/19041 ,  H05K3/3442 ,  H05K3/3457 ,  H05K3/3489 ,  H05K2201/0373 ,  H05K2201/10636 ,  H05K2203/0278 ,  H05K2203/043 ,  H05K2203/0485 ,  Y02P70/611 ,  Y02P70/613 ,  H01L2924/00

Abstract: 本发明提供一种可以防止安装芯片部件时的错位的芯片部件的安装方法。首先，使附着在电路板(1)的接合端子(21)上的焊锡附着物(33)平坦化。并且，在焊锡附着物(33)的平坦化的同时，或者，在焊锡附着物(33)的平坦化之后，在焊锡附着物(33)的表面形成凹槽(41、43)。接着，在焊锡附着物(33)上涂敷助熔剂(37)。然后，将芯片部件(5)以隔着助熔剂(37)装载在焊锡附着物(33)上的形态配置。

公开(公告)号：CN101106019B

公开(公告)日：2010-06-09

申请号：CN200710136242.3

申请日：2007-07-12

Applicant: TDK株式会社

Inventor： 青木崇

IPC: H01G4/38 ,  H01G4/30

CPC classification number: H01G4/012 ,  H01G4/232 ,  H01G4/30

Abstract: 本发明涉及一种叠层电容器阵列，具有叠层体、和形成在该叠层体上的第1～第4端子导体及第1和第2外部连接导体。叠层体包括，具有多个第1和第2内部电极的第1电极组，和具有第3和第4内部电极的第2电极组。各第1内部电极与第1外部连接导体连接；各第2内部电极与第2外部连接导体连接；第3内部电极与第3端子导体连接；第4内部电极与第4端子导体连接。多个第1内部电极中，1个以上且比该第1内部电极的总数少1个的数量以下的第1内部电极与第1端子导体连接。多个第2内部电极中，1个以上且比该第2内部电极的总数少1个的数量以下的第2内部电极与第2端子导体连接。

公开(公告)号：CN1988081B

公开(公告)日：2010-05-19

申请号：CN200610169902.3

申请日：2006-12-22

Applicant: TDK株式会社

Inventor： 富樫正明 ,  C·T·伯克特 ,  青木崇 ,  吉田武尊

IPC: H01G4/30 ,  H01G4/005 ,  H01G4/232

CPC classification number: H01G2/065 ,  H01G4/005 ,  H01G4/30

Abstract: 一种多层电容器，包括其中交替层叠有多个介电层和多个第一和第二内部电极的多层体以及在多层体上形成的多个外部导体(第一和第二端子导体以及第一和第二外部连接导体)。每个外部导体在多层体相互相对的两个侧面中的一个侧面上形成。每个第一和第二内部电极与相对应的外部连接导体电连接。至少一个第一内部连接导体和至少一个第二内部连接导体在多层体中层叠。每个内部连接导体与相对应的端子和外部连接导体电连接。多层电容器的等效串联电阻通过调节内部连接导体的数目或位置设定为所需的数值。

公开(公告)号：CN101510464A

公开(公告)日：2009-08-19

申请号：CN200910007244.1

申请日：2009-02-13

Applicant: TDK株式会社

Inventor： 青木崇

IPC: H01G4/38 ,  H01G4/30 ,  H01G4/228

CPC classification number: H01G4/30 ,  H01G4/012 ,  H01G4/232

Abstract: 层叠电容器阵列中，由于并联连接有静电容量部的内部电极的端子导体经由ESR控制部的内部电极而串联连接于外部电极，因而能够实现高ESR。并且，层叠电容器阵列中，通过使内部电极延伸至电容器元件部的边界线侧，从而在从外部施加有电压的情况下，在包括电容器元件部的边界线附近的层叠体的整体上产生电致伸缩。所以，能够避免因电致伸缩而引起的应力集中，并抑制缝隙等的发生。

公开(公告)号：CN101458993A

公开(公告)日：2009-06-17

申请号：CN200810185779.3

申请日：2008-12-10

Applicant: TDK株式会社

Inventor： 富樫正明 ,  青木崇

IPC: H01G4/005 ,  H01G4/228 ,  H01G4/30 ,  H01G4/38

CPC classification number: H01G4/232 ,  H01G4/005 ,  H01G4/30

Abstract: 本发明提供一种层叠电容器阵列，其中，多个第1内部电极中至少1个第1内部电极和第2内部电极被定位成在其间夹着至少1层电介质层而彼此相对；第3与第4内部电极被定位成在其间夹着至少1层电介质层而彼此相对；多个第1内部电极通过引出导体而与第1外部连接导体电连接；第2内部电极通过引出导体而与第2端子导体电连接；第3内部电极通过引出导体而与第3端子导体电连接；第4内部电极通过引出导体而与第4端子导体电连接；多个第1内部电极中，1个以上且比该第1内部电极的总数少1个的数量以下的第1内部电极，通过引出导体而与第1端子导体电连接。

公开(公告)号：CN101447335A

公开(公告)日：2009-06-03

申请号：CN200810173084.3

申请日：2008-11-26

Applicant: TDK株式会社

Inventor： 富樫正明 ,  青木崇 ,  阿部宽 ,  奥山博

IPC: H01G4/005 ,  H01G4/228 ,  H01G4/30 ,  H01G4/35 ,  H01G4/33

CPC classification number: H01G4/012 ,  H01G4/30 ,  H01G4/385

Abstract: 本发明涉及一种层叠电容器，其具有连接于第1端子电极的第1内部电极、连接于第2端子电极的第2内部电极、连接于第3以及第4端子电极的第3以及第4内部电极。第1和第2内部电极在从第1以及第2主面的相对方向观察时无互相重叠的区域，且配置于在第1以及第2主面的相对方向和第1以及第2侧面的相对方向上不相同的位置。第3和第4内部电极在从第1以及第2主面的相对方向观察时无互相重叠的区域，且配置于在第1以及第2主面的相对方向和第1以及第2侧面的相对方向上不相同的位置。在从第1以及第2主面的相对方向观察时，第1和第3内部电极具有互相重叠的区域，第2和第4内部电极具有互相重叠的区域。

公开(公告)号：CN101359533A

公开(公告)日：2009-02-04

申请号：CN200810131218.5

申请日：2008-08-01

Applicant: TDK株式会社

Inventor： 青木崇 ,  玉木贤也

IPC: H01G4/30 ,  H01G4/35 ,  H01G4/005 ,  H01G4/228

CPC classification number: H01G4/35 ,  H01G4/005 ,  Y10T29/435

Abstract: 本发明提供一种能够容易地判断电容器素体的外表面和信号用内部电极层之间的缝隙有无异常的贯通电容器以及贯通电容器的制造方法。在贯通电容器(1)中，从电介质层(8)的层叠方向看时，在信号用内部电极层(6)的与接地用内部电极层(7)相互相对的相对部分(6a)上，设有向接地电极(4)突出的凸部(10)。因此，在从形成有接地电极(4)的端面(2b、2b)至信号用内部电极层(6)的缝隙量(G)出现异常的情况下，凸部(10)和接地电极(4)接触，接地电极(4)与端子电极(3)短路。所以，在该贯通电容器(1)中，能够根据有无短路而容易地检测上述缝隙量(G)的异常。

公开(公告)号：CN101106019A

公开(公告)日：2008-01-16

申请号：CN200710136242.3

申请日：2007-07-12

Applicant: TDK株式会社

Inventor： 青木崇

IPC: H01G4/38 ,  H01G4/30

CPC classification number: H01G4/012 ,  H01G4/232 ,  H01G4/30

Abstract: 本发明涉及一种叠层电容器阵列，具有叠层体、和形成在该叠层体上的第1～第4端子导体及第1和第2外部连接导体。叠层体包括，具有多个第1和第2内部电极的第1电极组，和具有第3和第4内部电极的第2电极组。各第1内部电极与第1外部连接导体连接；各第2内部电极与第2外部连接导体连接；第3内部电极与第3端子导体连接；第4内部电极与第4端子导体连接。多个第1内部电极中，1个以上且比该第1内部电极的总数少1个的数量以下的第1内部电极与第1端子导体连接。多个第2内部电极中，1个以上且比该第2内部电极的总数少1个的数量以下的第2内部电极与第2端子导体连接。

公开(公告)号：CN1988767A

公开(公告)日：2007-06-27

申请号：CN200610169049.5

申请日：2006-12-19

Applicant: TDK株式会社

Inventor： 片冈成树 ,  安彦泰介 ,  吉井彰敏 ,  五岛亮 ,  青木崇 ,  曾我部智浩

IPC: H05K3/34 ,  H01L21/60 ,  H05K13/04 ,  H05K1/00

CPC classification number: H01L23/49816 ,  H01G2/065 ,  H01L23/49838 ,  H01L24/81 ,  H01L2224/1147 ,  H01L2224/1184 ,  H01L2224/13019 ,  H01L2224/16 ,  H01L2224/16105 ,  H01L2224/81024 ,  H01L2224/81192 ,  H01L2224/8121 ,  H01L2224/81815 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01078 ,  H01L2924/014 ,  H01L2924/15787 ,  H01L2924/19041 ,  H05K3/3442 ,  H05K3/3457 ,  H05K3/3489 ,  H05K2201/0373 ,  H05K2201/10636 ,  H05K2203/0278 ,  H05K2203/043 ,  H05K2203/0485 ,  Y02P70/611 ,  Y02P70/613 ,  H01L2924/00

Abstract: 本发明提供一种可以防止安装芯片部件时的错位的芯片部件的安装方法。首先，使附着在电路板(1)的接合端子(21)上的焊锡附着物(33)平坦化。并且，在焊锡附着物(33)的平坦化的同时，或者，在焊锡附着物(33)的平坦化之后，在焊锡附着物(33)的表面形成凹槽(41、43)。接着，在焊锡附着物(33)上涂敷助熔剂(37)。然后，将芯片部件(5)以隔着助熔剂(37)装载在焊锡附着物(33)上的形态配置。

公开(公告)号：CN1790567A

公开(公告)日：2006-06-21

申请号：CN200510134337.2

申请日：2005-12-14

Applicant: TDK株式会社

Inventor： 吉井彰敏 ,  安彦泰介 ,  大槻史朗 ,  青木崇 ,  五岛亮 ,  宝池弘喜

IPC: H01G4/00 ,  H01C7/00 ,  H01F17/00 ,  H03H1/00

CPC classification number: H01G4/30 ,  H01G4/232

Abstract: 本发明提供一种芯片型电子部件，备有包括内部电路要素的芯片主体，和与内部电路要素电连接的一对端子电极。一对端子电极分别位于芯片主体的两端部分。芯片主体，其一个侧面用作与电路基板相对的安装面。一对端子电极包括在安装面上形成的电极部分。这里，以垂直于安装面的方向为第一方向，以在安装面上与一对端子电极相对的方向为第二方向，以垂直于第一方向与第二方向的方向为第三方向。从电极部分的第三方向上的中央区域的安装面的边缘部沿着第二方向的第一长度，被设定成大于从电极部分的第三方向的两端区域的安装面的边缘部沿着所述第二方向的第二长度。