公开(公告)号：CN1906767B

公开(公告)日：2012-06-13

申请号：CN200580001434.2

申请日：2005-02-25

Applicant: 罗姆股份有限公司

Inventor： 三浦峰生

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7802 ,  H01L29/1079 ,  H01L29/1095 ,  H01L29/66068 ,  H01L29/7828 ,  H01L29/7838

Abstract: 一种半导体装置，其是使用了碳化硅半导体基板的双重扩散MOS结构的半导体装置。其中，该半导体装置具备：碳化硅半导体外延层，其被层叠在碳化硅半导体基板的表面上，并具有与碳化硅半导体基板相同的第1导电型；杂质区域，其通过在该碳化硅半导体外延层的表层部掺杂第2导电型杂质而形成，并具有其表面附近的第2导电型杂质浓度相对地小、深部的第2导电型杂质浓度相对地大的分布方案。

公开(公告)号：CN101253633A

公开(公告)日：2008-08-27

申请号：CN200680032093.X

申请日：2006-08-22

Applicant: 日产自动车株式会社 ,  罗姆股份有限公司

Inventor： 谷本智 ,  川本典明 ,  鬼头孝之 ,  三浦峰生

IPC: H01L29/51 ,  H01L21/28 ,  H01L29/78 ,  H01L29/739

CPC classification number: H01L29/66068 ,  H01L21/049 ,  H01L21/31666 ,  H01L29/1608 ,  H01L29/513 ,  H01L29/518 ,  H01L29/7395 ,  H01L29/7802

Abstract: 一种碳化硅半导体器件(90)，包括：1)碳化硅衬底(1)；2)由多晶硅构成的栅电极(7)；以及3)ONO绝缘膜(9)，该ONO绝缘膜(9)被夹在碳化硅衬底(1)与栅电极(7)之间，从而形成栅极结构，并且该ONO绝缘膜(9)包括从碳化硅衬底(1)开始依次形成的如下部分：a)第一二氧化硅膜(O)(10)，b)SiN膜(N)(11)，以及c)SiN热氧化膜(O)(12、12a、12b)。其中氮包括在如下位置中的至少一个中：i)在第一二氧化硅膜(O)(10)中和在碳化硅衬底(1)附近，以及ii)在碳化硅衬底(1)与第一二氧化硅膜(O)(10)之间的界面中。

公开(公告)号：CN101218681A

公开(公告)日：2008-07-09

申请号：CN200680024512.5

申请日：2006-06-26

Applicant: 日产自动车株式会社 ,  罗姆股份有限公司

Inventor： 下井田良雄 ,  田中秀明 ,  林哲也 ,  星正胜 ,  山上滋春 ,  川本典明 ,  鬼头孝之 ,  三浦峰生 ,  中村孝

IPC: H01L29/78 ,  H01L29/267 ,  H01L21/04 ,  H01L29/772 ,  H01L29/24

CPC classification number: H01L21/049 ,  H01L29/1608 ,  H01L29/267 ,  H01L29/66068 ,  H01L29/772 ,  H01L29/7828

Abstract: 公开了一种半导体装置(20)的制造方法。所述半导体装置(20)包括：1)半导体衬底(1，2)；2)异质半导体区域(3)，其被配置为与半导体衬底(1，2)的第一主面(1A)接触，并且在带隙上与半导体衬底(1，2)不同；3)栅电极(7)，其通过栅极绝缘膜(6)与异质半导体区域(3)和半导体衬底(1，2)之间的接合部(13)的一部分接触；4)源电极(8)，其被配置为连接到异质半导体区域(3)；以及5)漏电极(9)，其被配置为与半导体衬底(1，2)进行欧姆连接。所述方法包括以下连续工序：i)形成栅极绝缘膜(6)；ii)氮化所述栅极绝缘膜(6)。

公开(公告)号：CN1906767A

公开(公告)日：2007-01-31

申请号：CN200580001434.2

申请日：2005-02-25

Applicant: 罗姆股份有限公司

Inventor： 三浦峰生

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7802 ,  H01L29/1079 ,  H01L29/1095 ,  H01L29/66068 ,  H01L29/7828 ,  H01L29/7838

Abstract: 一种半导体装置，其是使用了碳化硅半导体基板的双重扩散MOS结构的半导体装置。其中，该半导体装置具备：碳化硅半导体外延层，其被层叠在碳化硅半导体基板的表面上，并具有与碳化硅半导体基板相同的第1导电型；杂质区域，其通过在该碳化硅半导体外延层的表层部掺杂第2导电型杂质而形成，并具有其表面附近的第2导电型杂质浓度相对地小、深部的第2导电型杂质浓度相对地大的分布方案。