用于系统地处理误差的方法

    公开(公告)号:CN102859328B

    公开(公告)日:2015-04-01

    申请号:CN201180016923.0

    申请日:2011-03-16

    Abstract: 本发明介绍一种用于系统地处理误差的方法和一种用于执行所述方法的装置。所述方法用于在利用位置传感器传输位置信息时为角度计系统地处理误差,其中位置传感器具有标记,所述标记利用至少一个传感器检测,其中分布图与这些标记相关联地被存放在存储区域中,其中位置传感器根据其位置通过标记产生位置信号,所述位置信号作为信息承载特征参量,所述特征参量从地址指针值0开始被存放在另一存储区域中,其中该地址指针随着每个位置信号递增,并且其中建立在位置信号和分布图之间的同步,并且将在分布图中所存储的值用于改变在角度计处输出的脉冲的数量。

    用于检查n中取m码的方法
    23.
    发明公开

    公开(公告)号:CN103650407A

    公开(公告)日:2014-03-19

    申请号:CN201280033195.9

    申请日:2012-06-19

    Inventor: E.贝尔

    Abstract: 介绍用于检验n中取m码的方法和电路装置。所述方法应用码检查器,所述码检查器被分配至少一个码缩减器(304、306、308),其中利用至少一个码缩减器(304、306、308)一直进行码字宽度的分别一半的缩减,直到存在x(x=n/2、n/4、n/8…)中取1码或另外的不能进一步以这种方式缩减的码,其中码缩减器(304、306、308)的每级附加地与计数器的不同位连接,其中所述x中取1码或不能进一步缩减的码被检验并且每级的信号对附加地被检验。

    用于检验输出信号的方法和定时器模块

    公开(公告)号:CN102859494A

    公开(公告)日:2013-01-02

    申请号:CN201180016700.4

    申请日:2011-03-16

    Abstract: 本发明涉及一种用于检验定时器模块的输出信号的方法,其中定时器模块具有至少一个输出模块、至少一个输入模块和至少一个逻辑模块。在此,除了要检验的输出信号通过输出模块输出之外,该要检验的输出信号还通过输入模块被读入到定时器模块中,并且针对该要检验的输出信号,在输入模块中确定要检验的信号特性。此外,通过逻辑模块从输入模块读取要检验的信号特性,以及在逻辑模块中的要检验的信号特性与针对所述信号特性的预给定的值进行比较。

    检验定时器模块中的信号活动性及模块活动性的方法和定时器模块

    公开(公告)号:CN102822804A

    公开(公告)日:2012-12-12

    申请号:CN201180016814.9

    申请日:2011-03-16

    Inventor: E.贝尔

    CPC classification number: G06F11/0739 G06F11/0757 G06F11/3013 G06F11/3055

    Abstract: 本发明涉及一种具有状态寄存器的定时器模块。在此,该定时器模块可以与外部计算单元连接并且具有如下装置:针对定时器模块(100)的内部信号和/或定时器模块的内部单元和/或在该内部单元之内的过程产生至少一个活动性信号的装置,在确定活动性的情况下将活动性状态记入状态寄存器中的装置以及在由外部计算单元所确定的时间能够由该外部计算单元查询活动性状态并且使该活动性状态复位的装置。此外,在状态寄存器中所记入的活动性状态保持不变,直至该活动性状态被外部计算单元复位。

    用于产生随机数的方法和装置

    公开(公告)号:CN103513955B

    公开(公告)日:2019-01-11

    申请号:CN201310242905.5

    申请日:2013-06-19

    Inventor: E.贝尔

    Abstract: 本发明涉及用于产生随机数的方法。介绍了一种用于产生随机数的方法和装置(10)。在所述方法中,在具有奇数数目的进行反相的元件的环形振荡器(12,120,202)上在至少两个采样点(22,24,26)上分接值,其中在至少两个直接相继的采样点(22,24,26)之间分别有奇数数目的进行反相的元件。

    用于在时间间隔中分布脉冲的电路装置和方法

    公开(公告)号:CN102812434B

    公开(公告)日:2016-02-10

    申请号:CN201180016771.4

    申请日:2011-03-16

    CPC classification number: H03K21/00 G06F7/68

    Abstract: 本发明涉及一种用于基于输入信号在时间间隔中生成脉冲的电路装置,其中该电路装置包括计数单元、比较单元和第一加法器(10),并且该时间间隔基于至少两个所限定的输入信号变换而被预测;其中该电路装置被配置为:随着该时间间隔的开始借助第一加法器(10)基于时钟进行触发,生成和输出脉冲,借助计数单元对所生成的并且所输出的脉冲的数目进行计数,借助比较单元将所计数的数目与期望值相比较,并且当达到期望值时结束脉冲的生成和输出,或者当该时间间隔结束时结束脉冲的生成和输出;其中由第一加法器(10)以先前的时钟输出的总和作为第一输入量以及至少一个所计算的数据值作为第二输入量被给予第一加法器(10),并且在计算数据值时考虑在之前的时间间隔中输出的脉冲的数目与期望值的偏差和/或考虑该时间间隔的系统偏差。此外还提供了一种相对应的方法。

    用于监控随机发生器的输出的方法

    公开(公告)号:CN103514080A

    公开(公告)日:2014-01-15

    申请号:CN201310243320.5

    申请日:2013-06-19

    Inventor: E.贝尔

    CPC classification number: G06F7/588

    Abstract: 本发明涉及用于监控随机发生器的输出的方法。介绍了一种用于监控随机发生器(10)的输出的方法和装置,其中在采样点(22,24,26)上的在时间上相继的采样值彼此进行比较,以便识别出所述采样值彼此间的关系。

Patent Agency Ranking