-
公开(公告)号：CN1151404C
公开(公告)日：2004-05-26
申请号：CN00137004.9
申请日：2000-12-27
Applicant: 三菱电机株式会社
IPC: G02F1/1343 , G02F1/133
CPC classification number: G09G3/2011 , G09G3/3659 , G09G2300/0828 , G09G2300/0852
Abstract: 在彩色液晶显示装置中，采用在象素信号线(4)和液晶单元(2)的电极(2a)之间，并联连接2个电容器(18、19)这两方，或仅仅连接两者中的任何一方，或全部不连接的办法，就可以把液晶单元(2)的电极(2a)的电位(V2)切换成4个等级。因此，可以进行4个等级的灰度等级显示而无须使用数-模转换电路，因而可以实现装置的低价格化。
-
公开(公告)号：CN1346450A
公开(公告)日：2002-04-24
申请号：CN00805944.6
申请日：2000-11-30
Applicant: 三菱电机株式会社
Inventor： 村井博之
IPC: G02F1/1368 , G02F1/33 , G09G3/36
CPC classification number: G09G3/2011 , G02F1/13306 , G09G3/2074 , G09G3/2077 , G09G3/3648 , G09G3/3659 , G09G2300/0809 , G09G2300/0842 , G09G2300/0876 , G09G2310/0259 , G09G2320/0209 , G09G2320/0247 , G09G2330/021 , G09G2330/08
Abstract: 本发明的目的在于获得不损害显示品质而能以低耗费电力驱动的液晶显示装置,它具有在基片上形成矩阵状的许多第一垂直扫描线和许多水平扫描线、与能由第一垂直扫描线控制的上述水平扫描线相连的第一开关装置、用于保持与第一开关装置相连的前述水平扫描线的控制信号的控制用电容元件,用于将象素信号线的电位写入象素电极而将象素信号线和象素电极相连的第二开关装置。此第二开关装置则与上述控制用电容元件连接。
-
公开(公告)号：CN1315669A
公开(公告)日：2001-10-03
申请号：CN00137004.9
申请日：2000-12-27
Applicant: 三菱电机株式会社
IPC: G02F1/1343 , G02F1/133
CPC classification number: G09G3/2011 , G09G3/3659 , G09G2300/0828 , G09G2300/0852
Abstract: 在彩色液晶显示装置中,采用在象素信号线(4)和液晶单元(2)的电极(2a)之间,并联连接2个电容器(18、19)这两方,或仅仅连接两者中的任何一方,或全部不连接的办法,就可以把液晶单元(2)的电极(2a)的电位(V2)切换成4个等级。因此,可以进行4个等级的灰度等级显示而无须使用数－模转换电路,因而可以实现装置的低价格化。
-
公开(公告)号：CN101894589A
公开(公告)日：2010-11-24
申请号：CN201010243700.5
申请日：2008-02-13
Applicant: 三菱电机株式会社
IPC: G11C19/28
CPC classification number: G11C19/28
Abstract: 提供一种可抑制阈值电压的负方向移位(负移位)的晶体管，防止以移位寄存器为首的半导体装置的误动作。作为对使单位移位寄存器的输出端子OUT上拉的晶体管Q1的栅极节点(节点N1)进行充电的充电电路，使用由在第一电源端子S1和节点N1之间串联地连接的两个晶体管构成的双栅极晶体管Q3D。双栅极晶体管Q3D以如下方式构成，即，在构成此双栅极晶体管的两个晶体管间的连接节点(节点N3)由于该栅极和节点N3之间的电容耦合，根据栅极从H电平变为L电平，下降到L电平。
-
公开(公告)号：CN100524400C
公开(公告)日：2009-08-05
申请号：CN200610075109.7
申请日：2006-04-18
Applicant: 三菱电机株式会社
Abstract: 本发明提供一种译码电路和使用该译码电路的显示装置，其中将多比特输入数据(DIN)至少分为第1比特组(LBG)和第2比特组(UBG)，根据第1比特组，分别利用第1子译码电路(SSD0-SSDk)，从选择对象信号/电压组(SIG0-SIGk)中各选择1个选择对象信号/电压。接下来，根据第2比特组(UBG)，从第1子译码电路所选择出的信号/电压中选择1个信号/电压，并将其传送到输出信号线(4)。第2子译码电路分别由1列开关列形成，只有1个开关列成为导通状态，并向输出信号线传送最终所选的信号/电压。由此，实现了能够以小占有面积来稳定高速地执行译码操作的译码电路。
-
Patent Agency Ranking
公开(公告)号：CN101242178A
公开(公告)日：2008-08-13
申请号：CN200810074219.0
申请日：2008-02-13
Applicant: 三菱电机株式会社
IPC: H03K19/003 , H03K19/0185 , G09G3/20 , G09G3/36 , G11C19/28
CPC classification number: G11C19/28
Abstract: 提供一种可抑制阈值电压的负方向移位(负移位)的晶体管，防止以移位寄存器为首的半导体装置的误动作。作为对使单位移位寄存器的输出端子OUT上拉的晶体管Q1的栅极节点(节点N1)进行充电的充电电路，使用由在第一电源端子S1和节点N1之间串联地连接的两个晶体管构成的双栅极晶体管Q3D。双栅极晶体管Q3D以如下方式构成，即，在构成此双栅极晶体管的两个晶体管间的连接节点(节点N3)由于该栅极和节点N3之间的电容耦合，根据栅极从H电平变为L电平，下降到L电平。
-
公开(公告)号：CN101051447A
公开(公告)日：2007-10-10
申请号：CN200710092088.4
申请日：2007-04-06
Applicant: 三菱电机株式会社
CPC classification number: H03M1/682 , G09G3/3688 , G09G3/3696 , G09G2310/027 , G09G2320/0252 , G09G2330/021 , H03M1/662 , H03M1/765
Abstract: 在相对多个邻接配置的输出候补(v0－v63)设置，按照多位数字数据的位选择对应的输出候补，向下段子译码电路传递的初段的子译码电路(FSD0－FSD31)中，把单元译码器(SWE，WSO)并联配置在和输出候补的排列方向正交的方向上。能够不增大横向尺寸地降低译码电路的输出候补的基准电压排列的纵向的尺寸。
-
公开(公告)号：CN1855185A
公开(公告)日：2006-11-01
申请号：CN200610075109.7
申请日：2006-04-18
Applicant: 三菱电机株式会社
Abstract: 本发明提供一种译码电路和使用该译码电路的显示装置，其中将多比特输入数据(DIN)至少分为第1比特组(LBG)和第2比特组(UBG)，根据第1比特组，分别利用第1子译码电路(SSD0－SSDk)，从选择对象信号/电压组(SIG0－SIGk)中各选择1个选择对象信号/电压。接下来，根据第2比特组(UBG)，从第1子译码电路所选择出的信号/电压中选择1个信号/电压，并将其传送到输出信号线(4)。第2子译码电路分别由1列开关列形成，只有1个开关列成为导通状态，并向输出信号线传送最终所选的信号/电压。由此，实现了能够以小占有面积来稳定高速地执行译码操作的译码电路。
-
公开(公告)号：CN1262870C
公开(公告)日：2006-07-05
申请号：CN200310103695.8
申请日：2003-10-28
Applicant: 三菱电机株式会社
IPC: G02F1/133 , G02F1/136 , G02F1/1343
CPC classification number: G02F1/1309 , G02F1/1345 , G02F2001/136254 , G02F2203/69 , G09G3/006 , G09G3/3648 , G09G3/3688 , G09G2310/0297 , G09G2330/12
Abstract: 本发明的LCD模块包括：在检验时用以通过各第一N型TFT(26)与多路信号分解器(20)向各奇数号组的数据线(6)供给奇数数据信号(DO)的奇数数据端子(36)，在检验时用以通过各第二N型TFT(27)与多路信号分解器(20)来向各偶数号组的数据线(6)供给偶数数据信号(DE)的偶数数据端子(35)，以及在检验时用以向第一、第二N型TFT(26、27)的栅极供给控制信号(φC)的控制端子(34)。因此，能以较少的端子数来完成检验，并能实现检验装置的低成本化。
-
-
-
-
-
-
-
-
-
Search Results
40
records
(took 0.038 seconds)
