-
公开(公告)号：CN113267996A
公开(公告)日：2021-08-17
申请号：CN202110652080.9
申请日：2021-06-11
Applicant: 福州大学
IPC: G05B11/42
Abstract: 本发明涉及一种新型数字PID的电路及其控制方法。所述电路包括数模转换器、第一RS触发器、第二RS触发器、第一运放、第一至第四电阻、第一变阻、PID电路。本发明利用数模转换器将数字电路产生的偏差转化为模拟信号，在出现偏差值超过数字量所能表示的上下限时，通过RS触发器产生正偏差上限偏置电压或负偏差下限偏置电压，与数模转换器输出的模拟信号按照各自的权重一起作为PID电路输入，改善PID电路的快速性。
-
公开(公告)号：CN111562899A
公开(公告)日：2020-08-21
申请号：CN202010582721.3
申请日：2020-06-23
Applicant: 福州大学
IPC: G06F7/535
Abstract: 本发明提出一种新型除法的电路，包括4071或门、4081与门和40193芯片；4071或门U3的输入端与40193芯片U1、40193芯片U2的pin12相连；4071或门U4的输入端与40193芯片U1、40193芯片U2的pin13相连；4081与门输出引脚pin3与40193芯片输入引脚的pin11相连以使芯片预置位可处于有效状态；4081与门输入引脚的pin1、pin2分别与两个4071或门各自的输出端相连；当40193芯片的预置位有效时，40193芯片输出引脚pin3、pin2、pin6、pin7分别与置位引脚pin15、pin1、pin10、pin9相等以进行置位操作形成预置值；40193芯片根据输入脉冲信号进行计数，对40193芯片输出引脚进行加法计数或减法计数；当计数值达到最大值或最小值时，40193芯片输出有效电平；通过对40193芯片输出脉冲的计数来实现除法功能；本发明只使用40193芯片组建除法电路，节省了PCB空间。
-
公开(公告)号：CN110971168A
公开(公告)日：2020-04-07
申请号：CN201911307701.9
申请日：2019-12-18
Applicant: 福州大学
Abstract: 本发明涉及一种改进的感应电机模型预测直接转矩控制方法。该方法通过开关表从8个电压矢量中筛选出3个待预测的电压矢量，之后在延时补偿的基础上进行两步磁链预测和一步转矩预测，并分别计算3个电压矢量在第一步转矩预测中对应的转矩变化量，根据转矩变化量完成第二步的转矩预测，最后选出能使代价函数最小的电压矢量作用于逆变器。仿真和实验结果表明：相比传统的MPTC，本发明方法能够有效降低转矩脉动和磁链脉动，减少稳态下定子电流的毛刺，降低数字控制系统的计算时间，提高系统采样频率，总体上提高系统的稳态和动态性能。
-
公开(公告)号：CN108955732A
公开(公告)日：2018-12-07
申请号：CN201810770871.X
申请日：2018-07-13
Applicant: 福州大学
Inventor： 陈康
IPC: G01D5/347
CPC classification number: G01D5/347
Abstract: 本发明涉及一种光电编码器结构，包括光电编码器与计数电路，其特征在于：还包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第一反相器、第二反相器、第三反相器、第一三输入与非门、第二三输入与非门。本发明利用通用集成电路上的寄生电容设计光电编码器正反向脉冲电路的输出，实现了对电机速度以及转向的精确控制。
-
公开(公告)号：CN104767521B
公开(公告)日：2018-01-12
申请号：CN201510217422.9
申请日：2015-04-30
Applicant: 福州大学
IPC: H03K23/56
Abstract: 本发明涉及一种可同时进行加减计数的电路及其控制方法，该电路包括：一计数脉冲输入模块，该计数脉冲输入模块的输出端与一第一触发模块的第一输入端相连；第一触发模块的输出端与一与非门模块的第一输入端相连；与非门模块的第二输入端与一第一计数模块的输出端相连；与门模块的输出端与一第二触发模块的输入端相连；第二触发模块的输出端与一第二计数模块的输入端相连，且该第二触发模块的输出端还与第一触发模块的第二输入端相连；该方法包括：通过采用计数器4017计数输出的不同时性，将可能同时出现的加减输入脉冲分离，实现采用40193对加减法脉冲的同时计数。本发明所提出的一种可同时进行加减计数的电路及其控制方法，同时进行加减计数的电路，通过集成电路解决同时进行加减计数脉冲的问题，成本低，操作简单，稳定性好。
-
Patent Agency Ranking
公开(公告)号：CN104052406B
公开(公告)日：2016-10-05
申请号：CN201410322106.3
申请日：2014-07-08
Applicant: 福州大学
Inventor： 陈康
IPC: H03B19/00
Abstract: 本发明涉及一种倍频电路及倍频方法。该倍频电路利用D触发器产生与输入脉冲同频的脉冲，接入与非门的一个输入端，利用信号的传输延迟产生高频脉冲，通过12位的二进制计数器对其计数，并通过数模转换芯片和运放将其转换为电压模拟量，采用比较器与倍频设定值相比较，如果产生的脉冲频率比设定值高，输出高电平，将D触发器复位，与非门停止输出高频脉冲，如果产生的脉冲频率比设定值低，则继续输出高频脉冲，直到达到设定的频率。本发明电路结构简单，易于实现，成本低廉，可广泛在应用各个领域。
-
公开(公告)号：CN102801376B
公开(公告)日：2015-11-18
申请号：CN201210257225.6
申请日：2012-07-24
Applicant: 福州大学
Inventor： 陈康
Abstract: 本发明涉及一种高精度同步电机速度控制装置，包括DSP控制器和IPM驱动模块，其特征在于：所述DSP控制器与IPM驱动模块连接，所述DSP控制器与IPM驱动模块之间还并接有一瞬态抑制二极管，用以抑制浪涌电压；所述的IPM驱动模块驱动PMSM电机；所述的PMSM电机设置有光电测速电路，该光电测速电路将采集的信息回馈给所述的DSP控制器。本发明采用直接耦合方式驱动电力电子模块，避免在光耦驱动时，由于光耦的延迟，导致驱动脉冲的脉宽发生变化，在低速运行时速度控制发生偏差，同时通过设置二极管，提高了同步电机的精度，又保证了DSP的运行安全。
-
公开(公告)号：CN212229621U
公开(公告)日：2020-12-25
申请号：CN202021181273.8
申请日：2020-06-23
Applicant: 福州大学
IPC: G06F7/535
Abstract: 本实用新型提出一种新型除法的电路，包括4071或门、4081与门和40193芯片；4071或门U3的输入端与40193芯片U1、40193芯片U2的pin12相连；4071或门U4的输入端与40193芯片U1、40193芯片U2的pin13相连；4081与门输出引脚pin3与40193芯片输入引脚的pin11相连以使芯片预置位可处于有效状态；4081与门输入引脚的pin1、pin2分别与两个4071或门各自的输出端相连；当40193芯片的预置位有效时，40193芯片输出引脚pin3、pin2、pin6、pin7分别与置位引脚pin15、pin1、pin10、pin9相等以进行置位操作形成预置值；40193芯片根据输入脉冲信号计数，对40193芯片输出引脚加法计数或减法计数；当计数值达到最大值或最小值时，40193芯片输出有效电平；通过对40193芯片输出脉冲的计数来实现除法；本产品只用40193芯片组建除法电路以节省PCB空间。(ESM)同样的发明创造已同日申请发明专利
-
公开(公告)号：CN214954942U
公开(公告)日：2021-11-30
申请号：CN202121217917.9
申请日：2021-06-02
Applicant: 福州大学
IPC: G06F7/523
Abstract: 本实用新型涉及一种低成本乘法电路，包括自振荡模块、模拟数字转换模块、计数模块、触发器及比较模块；所述自振荡模块的第一端与模拟数字转换模块的第一端连接后与计数模块的第一端连接；所述模拟数字转换模块的第一端与触发器的第一端连接后与计数模块的第二端连接；所述模拟数字转换模块的第二端与比较模块的第一端连接；所述计数模块的第三端与比较模块的第二端连接；所述触发器的第三端与比较模块的第三端连接。本实用新型整体结构简单，构成成本较低，实现的乘法电路精度高。
-
公开(公告)号：CN203933570U
公开(公告)日：2014-11-05
申请号：CN201420374030.4
申请日：2014-07-08
Applicant: 福州大学
Inventor： 陈康
IPC: H03K5/13
Abstract: 本实用新型涉一种倍频电路。该电路利用D触发器产生与输入脉冲同频的脉冲，接入与非门的一个输入端，利用信号的传输延迟产生高频脉冲，通过12位的二进制计数器对其计数，并通过数模转换芯片和运放将其转换为电压模拟量，采用比较器与倍频设定值相比较，如果产生的脉冲频率比设定值高，输出高电平，将D触发器复位，与非门停止输出高频脉冲，如果产生的脉冲频率比设定值低，则继续输出高频脉冲，直到达到设定的频率。本实用新型电路结构简单，易于实现，成本低廉，可广泛在应用各个领域。
-
-
-
-
-
-
-
-
-
Search Results
35
records
(took 0.021 seconds)
