公开(公告)号：CN102223492A

公开(公告)日：2011-10-19

申请号：CN201110093526.5

申请日：2011-04-12

Applicant: 瑞萨电子株式会社

Inventor： 江积善之 ,  森下玄

IPC: H04N5/374 ,  H04N5/3745 ,  H04N5/378

CPC classification number: H03K19/00361 ,  H03K19/018528

Abstract: 公开了一种半导体器件，其具有输出驱动器和驱动器副本。所述输出驱动器基于可调节低电压信号传输技术，并且能够在低功率下操作以及能够根据参考电流的幅度做出输出特性的自动调整。驱动器副本是输出驱动器的复制，驱动器副本根据它自身输出与参考电压之间的差别来调整参考电流的幅度，并且将经调整的电流输出到所述输出驱动器。

公开(公告)号：CN101266981B

公开(公告)日：2011-09-07

申请号：CN200710185764.2

申请日：2007-12-12

Applicant: 瑞萨电子株式会社

Inventor： 岛野裕树 ,  森下玄 ,  有本和民

IPC: H01L27/12 ,  H01L23/522 ,  G11C11/40

CPC classification number: G11C8/16 ,  G11C5/063 ,  G11C7/12 ,  G11C7/18 ,  G11C11/405 ,  G11C11/4094 ,  G11C11/4097 ,  G11C2211/4016 ,  H01L21/84 ,  H01L27/0207 ,  H01L27/108 ,  H01L27/10802 ,  H01L27/1203 ,  H01L29/7841

Abstract: 本发明涉及一种半导体存储装置。其中，由第1端口存取晶体管(ATA)和第2端口存取晶体管(ATB)、以及与这些存取晶体管公共结合的存储晶体管(DDST)构成一个存储单元。第1端口存取晶体管与该存储晶体管的第1电极(DNA)结合，第2端口存取晶体管与该存储晶体管的第3电极(DNB)结合。这些第1端口和第2端口存取晶体管分别在第1和第2端口字线选择时处于选择状态，将对应的存储晶体管的对应的第2和第3电极分别与第1和第2端口字线(BL2A、BL2B)结合。能够提供一种存储单元随着制造工艺的微细化而按比例缩小的双端口存储单元。