公开(公告)号：CN108807208B

公开(公告)日：2023-06-23

申请号：CN201810383978.9

申请日：2013-03-25

Applicant: 瑞萨电子株式会社

Inventor： 船矢琢央 ,  五十岚孝行

IPC: H01L21/66 ,  H01L23/488 ,  H01L23/522 ,  H01L27/06

Abstract: 公开了一种半导体装置。在半导体基板(SB)上隔着第1绝缘膜地形成线圈(CL1)，以覆盖第1绝缘膜以及线圈(CL1)的方式形成第2绝缘膜，在第2绝缘膜上形成有焊盘(PD1)。在第2绝缘膜上形成有具有使焊盘(PD1的一部分露出的开口部(OP1)的层叠膜(LF)，在所述层叠绝缘膜上形成有线圈(CL2)。线圈(CL2)配置在线圈(CL1)的上方，线圈(CL2)与线圈(CL1)进行磁耦合。层叠膜(LF)由氧化硅膜(LF1)、其上的氮化硅膜(LF2)、以及其上的树脂膜(LF3)构成。

公开(公告)号：CN115621276A

公开(公告)日：2023-01-17

申请号：CN202210718640.0

申请日：2022-06-23

Applicant: 瑞萨电子株式会社

Inventor： 五十岚孝行 ,  佐山弘和

IPC: H01L27/02 ,  H01L23/485 ,  H01L21/762 ,  H01L21/764

Abstract: 本发明涉及一种半导体器件，包括：在半导体衬底的上表面中形成的沟槽中的元件隔离；沟槽隔离，在所述元件隔离正下方的沟槽中包括空隙；以及具有Cu球的Cu线，被连接至所述半导体衬底上的焊盘。所述半导体器件具有在平面图中与所述Cu球的所述端部重叠的环状沟槽隔离布置禁止区域，并且所述沟槽隔离在平面图中与所述沟槽隔离布置禁止区域分离。

公开(公告)号：CN104603940B

公开(公告)日：2020-07-24

申请号：CN201480001983.9

申请日：2014-01-29

Applicant: 瑞萨电子株式会社

Inventor： 五十岚孝行 ,  船矢琢央

IPC: H01L23/64

Abstract: 使半导体器件特性提高。半导体器件具有形成于层间绝缘膜(IL2)上的线圈(CL1)及布线(M2)；形成于层间绝缘膜(IL3)上的布线(M3)；形成于层间绝缘膜(IL4)上的线圈(CL2)及布线(M4)。且线圈(CL2)与布线(M4)的距离(DM4)比线圈(CL2)与布线(M3)的距离(DM3)大(DM4>DM3)。另线圈(CL2)与布线(M3)的距离(DM3)大于等于位于线圈(CL1)与线圈(CL2)间的层间绝缘膜(IL3)的膜厚与层间绝缘膜(IL4)的膜厚之和。由此能使易产生高电压差的线圈(CL2)与布线(M4)间等的绝缘耐压提高。另设置包围变压器形成区域(1A)和周边回路形成区域(1B)的密封环形成区域(1C)，实现耐湿性的提高。