公开(公告)号：CN1201400C

公开(公告)日：2005-05-11

申请号：CN02141806.3

申请日：2002-05-29

Applicant: 株式会社东芝

Inventor： 角田弘昭 ,  小林英行

IPC: H01L27/105 ,  H01L21/8239

CPC classification number: H01L27/11521 ,  H01L27/115

Abstract: 提供一种非易失半导体存储器件，包括具有多个存储单元的元件区和元件分隔区。其中所述存储单元包括：沟道区，在所述沟道区上形成的栅绝缘膜，在所述栅绝缘膜上形成的浮置栅电极，在所述浮置栅电极上形成的第二栅绝缘膜，在所述第二栅绝缘膜上形成的控制栅电极，在水平方向夹持所述沟道区而形成的源·漏区。而且所述元件分隔区包括：在与所述源·漏区夹持所述沟道区的方向基本垂直的水平方向、夹持所述沟道区而形成的元件分隔绝缘体，在与所述源·漏区夹持所述沟道区的方向基本平行的水平方向、贯通所述元件分隔绝缘体内部的导电体。

公开(公告)号：CN1531026A

公开(公告)日：2004-09-22

申请号：CN200410028252.1

申请日：2004-03-10

Applicant: 株式会社东芝

Inventor： 福原成太 ,  角田弘昭 ,  柴克育

IPC: H01L21/28 ,  H01L21/768 ,  H01L21/31 ,  H01L21/8234 ,  H01L27/105

CPC classification number: H01L21/76801 ,  H01L29/6684

Abstract: 本发明的课题是抑制使晶体管工作的阈值的变动。半导体器件的制造方法具备形成布线层10的工序和在等离子体状态中的氢小于等于全部气体成分中的1％的条件下，在布线层10上形成第1绝缘膜20的工序。

公开(公告)号：CN1472815A

公开(公告)日：2004-02-04

申请号：CN03145375.9

申请日：2003-07-08

Applicant: 株式会社东芝

Inventor： 姬野嘉朗 ,  角田弘昭

IPC: H01L27/105 ,  H01L27/112 ,  G06K19/07 ,  G06K19/077

CPC classification number: H01L27/11521 ,  H01L27/115

Abstract: 一种具有存储区域和外围区域的半导体存储器件，包括：存储单元，配置为存储数据，存储单元在半导体衬底的存储区域内形成，并且具有第一栅电极、第一和第二扩散层，第一栅电极具有第一上表面和第一侧表面；外围晶体管，在半导体衬底的外围区域内形成，具有第二栅电极、第三和第四扩散层，第二栅电极具有第二上表面和第二侧表面；第一接触层，连接到外围晶体管中第二栅电极的第二上表面；以及氮化硅层，在存储单元中第一栅电极的第一侧表面和外围晶体管中第二栅电极的第二侧表面的上方形成，氮化硅层不与第一接触层接触，在第一和第二栅电极的第一和第二侧表面上方形成的氮化硅层的厚度近似一致。

公开(公告)号：CN1449044A

公开(公告)日：2003-10-15

申请号：CN03106687.9

申请日：2003-02-28

Applicant: 株式会社东芝

Inventor： 角田弘昭 ,  小林英行 ,  姬野嘉朗 ,  柴克育 ,  福原成太

IPC: H01L27/10 ,  H01L21/768

CPC classification number: H01L27/11521 ,  H01L27/115

Abstract: 提供一种可以提高数据保持特性的非易失性半导体存储装置及其制造方法。在存储元件的上层，具备包含以下群中的至少1个以上的层：添加有氮的硅氧化膜；添加有Al的硅氧化膜；Al的氧化物；添加有Ti的硅氧化膜；添加有氮和Al和Ti这3种中的2种的硅氧化膜；添加有氮和Al和Ti这3种的硅氧化膜；Ti的氧化物；Ti和Al的氧化物；由Ti、Ni、Co、Zr、Cu、Pt、V、Mg、U、Nd、La、Sc金属群中之一种组成的单体金属层；由包含这些金属群中2个以上的金属占全体的至少50％以上的二元以上的合金组成的层；由该合金的氮化物组成的层；或者由该合金的氢化物组成的层(例如Al2O3膜10)。

公开(公告)号：CN1396661A

公开(公告)日：2003-02-12

申请号：CN02141806.3

申请日：2002-05-29

Applicant: 株式会社东芝

Inventor： 角田弘昭 ,  小林英行

IPC: H01L27/105 ,  H01L21/8239

CPC classification number: H01L27/11521 ,  H01L27/115

Abstract: 提供一种非易失半导体存储器件，包括具有多个存储单元的元件区和元件分隔区。其中所述存储单元包括：沟道区，在所述沟道区上形成的栅绝缘膜，在所述栅绝缘膜上形成的浮置栅电极，在所述浮置栅电极上形成的第二栅绝缘膜，在所述第二栅绝缘膜上形成的控制栅电极，在水平方向夹持所述沟道区而形成的源·漏区。而且所述元件分隔区包括：在与所述源·漏区夹持所述沟道区的方向基本垂直的水平方向、夹持所述沟道区而形成的元件分隔绝缘体，在与所述源·漏区夹持所述沟道区的方向基本平行的水平方向、贯通所述元件分隔绝缘体内部的导电体。