公开(公告)号：CN101411066B

公开(公告)日：2011-08-10

申请号：CN200780010881.3

申请日：2007-03-07

Applicant: 夏普株式会社

Inventor： 清水新策 ,  酒井保

IPC: H03K19/0185

CPC classification number: H03K3/356104 ,  G09G3/3685 ,  G09G2310/0289 ,  G09G2310/0297 ,  G09G2330/021 ,  H03K3/00

Abstract: 本发明的信号处理电路包含：被供给输入信号的第1输入端子(X1)、被供给预定信号的第2输入端子(X2)、以及第1和第2CMOS反相器电路(81a、81b)，并且配备：将第1CMOS反相器电路的输入和第2CMOS反相器电路的输出相互连接，并将所述第1CMOS反相器电路的输出和第2CMOS反相器电路的输入相互连接的交叉混合反相器电路(81)；根据定时信号以及所述输入信号和预定信号，使所述第1和第2CMOS反相器电路流通电流的电流控制电路(80)；连接所述第1或所述第2CMOS反相器电路的输出，并取出输出信号的输出端子(Y1、Y2)；以及根据所述定时信号，使所述输出信号复位的复位电路(82)。根据上述组成，能以低电耗对振幅小的信号进行电平转换和闩锁。

公开(公告)号：CN101868919A

公开(公告)日：2010-10-20

申请号：CN200880116731.5

申请日：2008-08-19

Applicant: 夏普株式会社

Inventor： 山本悦雄 ,  村上祐一郎 ,  佐佐木宁 ,  业天诚二郎 ,  清水新策

IPC: H03K19/0175 ,  G09G3/20 ,  G09G3/36 ,  H03F1/02 ,  H03F1/56 ,  H03K17/687 ,  H03K19/0185 ,  H03K19/094

CPC classification number: G09G3/3677 ,  G09G2310/0291 ,  G09G2330/021 ,  H03K19/0013 ,  H03K19/01714 ,  H03K19/018507 ,  H03K19/09441

Abstract: 具备：缓冲器部(32)，其具有包括相互串联连接的n沟道型的2个晶体管(4、6)的第1串联电路、包括相互串联连接的n沟道型的2个晶体管(5、7)的第2串联电路以及电容(101)；和反转信号生成部(31)，其仅采用n沟道型的沟道极性的晶体管(1～3)构成，生成输入信号的反转信号，输入信号输入到晶体管(6)的栅极和晶体管(7)的栅极，由反转信号生成部(31)生成的反转信号输入到晶体管(4)的栅极，从第2串联电路的2个晶体管彼此的连接点(OUT)输出输出信号，由此实现包括单极性沟道晶体管、能够抑制消耗电流并且加大负载的驱动能力的单相输入的缓冲器。

公开(公告)号：CN101427298A

公开(公告)日：2009-05-06

申请号：CN200780014014.7

申请日：2007-02-13

Applicant: 夏普株式会社

Inventor： 前田和宏 ,  白木一郎 ,  清水新策 ,  西修司

IPC: G09G3/36 ,  G02F1/133 ,  G09G3/20

CPC classification number: G09G3/3648 ,  G09G3/3614 ,  G09G3/3655 ,  G09G2310/0248 ,  G09G2310/0272 ,  G09G2320/0252 ,  Y10T307/50

Abstract: 将输出阻抗较小的电压源(V1)通过开关元件(SW1)与电容性负载(C)连接，或者将输出阻抗较大的电压源(V2)通过开关元件(SW2)与电容性负载(C)连接。比较器(2)的输出端子(N)的电位到达基准电位(Vref)之前，使开关元件(SW1)导通，通过电压源(V1)向电容性负载(C)写入电位；若输出端子(N)的电位超过基准电位(Vref)，则使开关元件(SW2)导通，通过电压源(V2)向电容性负载(C)写入电位，并达到预定电位。