-
公开(公告)号:CN102222697A
公开(公告)日:2011-10-19
申请号:CN201110177198.7
申请日:2011-06-28
Applicant: 复旦大学
IPC: H01L29/78 , H01L21/336
Abstract: 本发明属于量子效应器件技术领域,具体涉及一种基于电子隧穿的栅控金属-绝缘体器件。本发明包括:一个半导体衬底,位于半导体衬底之上的源极、漏极、源掺杂区、隧穿绝缘体层、金属层;所述的金属层、隧穿绝缘体层与半导体衬底构成一个MIS结构;还包括:位于半导体衬底之上所述MIS结构一侧的栅极,以及位于MIS结构与所述栅极之间的栅绝缘体层。本发明采用平台工艺制作了一种基于量子隧穿效应的类似MOSFET(MOS-like)的器件,通过对MOS-like器件施加合适的偏压,可以控制其隧穿效率,减小反向电流,提高亚阈值摆幅性能。
-
公开(公告)号:CN102222686A
公开(公告)日:2011-10-19
申请号:CN201110177226.5
申请日:2011-06-28
Applicant: 复旦大学
IPC: H01L29/423 , H01L29/78 , H01L21/28 , H01L21/336
Abstract: 本发明属于量子效应器件技术领域,具体涉及一种基于电子隧穿的围栅型栅控金属-绝缘体器件。本发明包括:一个半导体衬底,位于半导体衬底上的源极、漏极、源掺杂区、隧穿绝缘体层、金属层;所述的金属层、隧穿绝缘体层与半导体衬底构成一个MIS结构;还包括:栅绝缘体层以及位于所述栅绝缘体层之上围绕MIS结构一周的栅极。本发明采用平台工艺制作了一种基于量子隧穿效应的围栅型栅控金属-绝缘体器件,所述栅极围绕所述金属-绝缘体结构一周,用于增强栅极的控制能力,同时通过对围栅型栅控金属-绝缘体器件施加合适的偏压,可以控制其隧穿效率,减小漏电流电流,提高亚阈值摆幅性能。
-
公开(公告)号:CN102034874A
公开(公告)日:2011-04-27
申请号:CN201010540309.1
申请日:2010-11-11
Applicant: 复旦大学
IPC: H01L29/788 , H01L27/115 , H01L21/336
Abstract: 本发明属于50纳米以下的非挥发性存储器技术领域,具体为一种非挥发性存储器及其制造方法。本发明的非挥发性存储器使用带浮栅的碰撞电离型MOSFET作为基本结构。本发明所提出的非挥发性存储器能够克服短沟道效应,并且在抑制亚阈值摆幅的同时提高驱动电流。本发明还提出了所述非挥发性存储器的制造方法。本发明所提出的非挥发性存储器非常适用于集成电路芯片的制造,特别是低功耗芯片的制造。
-
公开(公告)号:CN102592997B
公开(公告)日:2014-08-06
申请号:CN201210061478.6
申请日:2012-03-11
Applicant: 复旦大学
IPC: H01L21/329
CPC classification number: H01L29/66356 , H01L29/0653 , H01L29/267 , H01L29/517 , H01L29/7391
Abstract: 本发明属于半导体器件制造技术领域,具体为一种栅控二极管半导体器件的制造方法。本发明采用低温工艺制备栅控二极管半导体器件,工艺过程简单、制造成本低,而且所制造的栅控二极管器件具有大驱动电流、小亚阈值摆幅的优点。本发明所提出的栅控二极管半导体器件的制造方法特别适用于平板显示、相变存储器的读写器件以及基于柔性衬底的半导体器件的制造中。
-
公开(公告)号:CN102403233B
公开(公告)日:2014-06-11
申请号:CN201110410898.6
申请日:2011-12-12
Applicant: 复旦大学
IPC: H01L21/336
CPC classification number: H01L29/7391 , H01L29/0692 , H01L29/165 , H01L29/66356
Abstract: 本发明属于半导体器件技术领域,具体涉及一种垂直沟道的隧穿晶体管的制造方法。围栅型的栅极结构增强了栅极的控制能力,窄禁带宽度材料的源极使得器件的驱动电流得到提升。采用本发明所提出的垂直沟道的型隧穿晶体管的制造方法,可以精确地控制沟道的长度,工艺过程简单,易于控制,降低了生产成本。
-
公开(公告)号:CN102231391B
公开(公告)日:2013-06-12
申请号:CN201110177230.1
申请日:2011-06-28
Applicant: 复旦大学
IPC: H01L29/78 , H01L21/336
Abstract: 本发明属于量子效应器件技术领域,具体涉及一种基于金属-绝缘体-半导体(MIS)结构的量子效应器件。本发明包括:一个半导体衬底,位于半导体衬底之上的源极、漏极、隧穿绝缘体层、金属层;所述的金属层、隧穿绝缘体层与半导体衬底构成一个MIS结构;还包括:位于所述MIS结构一侧的栅极以及位于所述MIS结构与所述栅极之间的栅绝缘体层。本发明将量子隧穿效应和一种栅控二极管结合在一起,采用平台工艺制作出基于量子隧穿效应的栅控金属绝缘体半导体二极管。通过对量子效应器件施加合适的偏压,可以控制其隧穿效率,将漏电流减小到远远小于普通二极管的程度,降低了芯片功耗。
-
公开(公告)号:CN102709307A
公开(公告)日:2012-10-03
申请号:CN201210206222.X
申请日:2012-06-21
Applicant: 复旦大学
CPC classification number: H01L45/1206 , H01L27/2436 , H01L45/04 , H01L45/1233 , H01L45/146 , H01L45/16 , H01L45/1616
Abstract: 本发明属于半导体存储器技术领域,具体涉及一种集成阻变存储器器件的隧穿晶体管结构及其制造方法。本发明的隧穿晶体管结构包括一个半导体衬底,在半导体衬底上形成的隧穿晶体管与阻变存储器;隧穿晶体管的栅介质层延伸至所述隧穿晶体管的漏区表面之上;延伸至隧穿晶体管的漏区表面之上的栅介质层部分形成所述阻变存储器的阻变存储层。本发明经过一次原子层淀积工艺形成隧穿晶体管的栅介质层与阻变存储器的阻变存储层,将阻变存储器与隧穿晶体管集成在一起,工艺步骤简单,而且可以兼容浅沟槽隔离工艺或者场氧化层隔离工艺以及源、漏的离子注入或者扩散工艺,便于工艺集成。
-
公开(公告)号:CN102593064A
公开(公告)日:2012-07-18
申请号:CN201210061480.3
申请日:2012-03-11
Applicant: 复旦大学
IPC: H01L21/8254
CPC classification number: H01L21/8258 , H01L21/28273 , H01L27/11521 , H01L29/42324 , H01L29/66825 , H01L29/7881
Abstract: 本发明属于半导体存储器器件制造技术领域,具体公开了一种栅控二极管半导体存储器器件的制造方法。本发明采用低温工艺制备栅控二极管半导体存储器器件,工艺过程简单、制造成本低,而且所制造的栅控二极管存储器器件具有大驱动电流、小亚阈值摆幅的优点。本发明所提出的栅控二极管半导体存储器器件的制造方法特别适用于平板显示、浮栅存储器以及基于柔性衬底的存储器器件的制造中。
-
公开(公告)号:CN102592997A
公开(公告)日:2012-07-18
申请号:CN201210061478.6
申请日:2012-03-11
Applicant: 复旦大学
IPC: H01L21/329
CPC classification number: H01L29/66356 , H01L29/0653 , H01L29/267 , H01L29/517 , H01L29/7391
Abstract: 本发明属于半导体器件制造技术领域,具体为一种栅控二极管半导体器件的制造方法。本发明采用低温工艺制备栅控二极管半导体器件,工艺过程简单、制造成本低,而且所制造的栅控二极管器件具有大驱动电流、小亚阈值摆幅的优点。本发明所提出的栅控二极管半导体器件的制造方法特别适用于平板显示、相变存储器的读写器件以及基于柔性衬底的半导体器件的制造中。
-
公开(公告)号:CN102354694A
公开(公告)日:2012-02-15
申请号:CN201110246283.4
申请日:2011-08-25
Applicant: 复旦大学
IPC: H01L27/115 , G11C16/04 , G11C11/56
CPC classification number: H01L27/11563 , G11C16/0475 , H01L21/84 , H01L27/1021 , H01L27/1026 , H01L27/1157 , H01L27/1203 , H01L29/7391 , H01L29/7923 , H01L29/8616
Abstract: 本发明属于半导体存储器件技术领域,具体涉及一种自对准的垂直式非挥发性半导体存储器件。包括:一个半导体衬底,一个具有第一种掺杂类型的漏区,两个具有第二种掺杂类型的源区,一个用于捕获电子的堆叠栅;其中,漏区和两个源区和堆叠栅组成两个共享一个栅极和一个漏极的隧穿场效应晶体管,每个所述隧穿场效应晶体管的漏区电流受到所述用于捕获电子的堆叠栅内的电荷量及分布影响,漏区掩埋在半导体衬底内,源区在漏区之上并通过一个沟道与漏区隔开,而且两个源区又被一个由第一种掺杂的区域隔开。本发明的半导体存储器件单元面积小,制造工艺简单。采用本发明的存储器芯片的制造成本低,存储密度高。
-
-
-
-
-
-
-
-
-